基于ＦＰＧＡ的ＨＤＬＣ轉(zhuǎn)Ｅ１傳輸控制器的實(shí)現(xiàn)
2004-12-06 06:25張強(qiáng)等
電子設(shè)計(jì)應(yīng)用 2004年11期
張 強(qiáng)等
摘要：本文介紹了一種用FPGA實(shí)現(xiàn)的HDLC轉(zhuǎn)E1的協(xié)議控制器，能實(shí)現(xiàn)將速率為N×64Kbps（N=1～124）的HDLC數(shù)據(jù)分接至M路（M=1～4）E1信道中的傳輸，并允許各路E1的最大時(shí)延為64ms。討論了E1幀結(jié)構(gòu)設(shè)計(jì)和系統(tǒng)的FPGA實(shí)現(xiàn)方法。
關(guān)鍵詞：幀結(jié)構(gòu)；HDLC；E1；FPGA
