李　帆　王衛(wèi)東　鄭　瑋

摘 要：開關(guān)電流電路是一種新型的數(shù)據(jù)采樣技術(shù)。針對(duì)開關(guān)電流電路中的時(shí)鐘饋通誤差與傳輸誤差進(jìn)行詳細(xì)分析，構(gòu)造出一種調(diào)整型共源共柵結(jié)構(gòu)的S2I開關(guān)電流存儲(chǔ)單元，并用HSpice進(jìn)行仿真，與基本的開關(guān)電流存儲(chǔ)單元的性能和Matlab中的理想波形進(jìn)行對(duì)比。結(jié)果表明該電路性能大大提高，精確完成了對(duì)輸入波形的采樣-保持。

關(guān)鍵詞：開關(guān)電流;S2I存儲(chǔ)單元;調(diào)整型共源共柵結(jié)構(gòu);傳輸誤差

中圖分類號(hào)：TN710 文獻(xiàn)標(biāo)識(shí)碼：B 文章編號(hào)：1004-373X(2009)04-011-03

Improvement of Switched-current Circuit′s Error

LI Fan,WANG Weidong,ZHENG Wei

(Guilin University of Electronic Technology,Guilin,541004,China)

Abstract：The switched-current circuittechnology is a new type data sampled technology.The transmission and clock feedthrough errors are analyzed.a regulated-cascoded S2I memory cell is proposed and simulated by HSpice.Comparing to performance of basical switched-current memory cell and ideal waveform in Matlab,The results show that the quality of circuit is improved.It obviously reduces the errors and can sample the signal accurately.

Keywords：switched-current;S2I memory cell;regulated-cascoded;transmission error

開關(guān)電流技術(shù)是一種新的模擬信號(hào)采樣、保持、處理技術(shù)。它具有電流模電路的特有優(yōu)點(diǎn)，如速度快，適合于低電壓工作等。與傳統(tǒng)的開關(guān)電容技術(shù)相比，開關(guān)電流技術(shù)不需要線性電容和高性能的運(yùn)算放大器，整個(gè)電路由晶體管組成，因此可與標(biāo)準(zhǔn)的數(shù)字CMOS工藝兼容。針對(duì)開關(guān)電流電路中的時(shí)鐘饋通誤差和傳輸誤差進(jìn)行詳細(xì)分析，并提出了解決辦法。

1 時(shí)鐘饋通誤差分析

時(shí)鐘饋通誤差是一個(gè)復(fù)雜的物理現(xiàn)象，在這里以第二代開關(guān)電流存儲(chǔ)單元為例進(jìn)行分析。

圖1為存儲(chǔ)單元，圖2為開關(guān)斷開時(shí)的電荷注入示意圖。

圖1 第二代存儲(chǔ)單元

對(duì)圖1所示的存儲(chǔ)單元，Ms的溝道電荷可以近似地描述為：

Δqch礐ox猈Seff狶Seff(VH－vgs－VT)(1)

其中：Cox是柵氧化層單位面積電容；WSeff和LSeff分別是Ms的有效溝道寬度和長(zhǎng)度；vgs是Ms的柵-源電壓；VT是MsУ你兄檔繆梗由式（2）給出:

VT=VT0+γ(2|φF|+vgs－2|φF|)(2)

式中：2|φF|是強(qiáng)反型層表面勢(shì)壘；γ是體閾值參數(shù)；VT0是vgs = 0時(shí)的閾值電壓。

圖2 開關(guān)斷開時(shí)的電荷注入示意圖

一般情況下，1 V＜vgs＜3.5 V，б虼絲梢緣玫揭韻陸似關(guān)系:

VT霽T0+γ3vgs(3)

將式(3)代入式(1)，得到注入存儲(chǔ)電容的溝道電荷為:

Δqchinj鄲羜Cox猈Seff狶Seff［VH－vgs（1+γ/3）－VT］(4)

其中：Е羜表示溝道電荷注入存儲(chǔ)電容的分配系數(shù)，典型值為：αq=1/2。由柵極擴(kuò)散覆蓋電容Colё⑷氪媧⒌縟蕕牡綰晌:

Δqolinj礐ol(VH－VL)(5)

根據(jù)式(4)和式(5)可得整個(gè)注入電荷的總量為:

Δqinj鄲羜{Cox猈Seff狶Seff猏γ3)－VT］}+

Col(VH－VL)(6)

存儲(chǔ)管柵-源電壓的誤差為:

Δvq≡Δqinj/Cgs=ΔVqoff－ξqvgs(7)

式中:ЕVqoff=αqCgs［Cox猈Seff狶Seff(VH－VT)+Col狢gs(VH－VL);ξq=αqCgs狢ox猈Seff狶Seff(1+γ3)。

假設(shè)晶體管工作于飽和區(qū)，則：

ids=β2(vgs－VT－Δvq)2=β2(vgs－VT)2－

β(vgs－VT)Δvq+β2(Δvq)（8）

由于：

β(vgs－VT)=2βJ(1+mi)=gm1+mi（9）

式中:mi=ii/J，С莆調(diào)制指數(shù)。將式(9)代入式(8)，得：

ids=β2(vgs－VT)2+gm1+miΔvq+β2(Δvq)2（10）

所以由時(shí)鐘饋通效應(yīng)產(chǎn)生的漏電流誤差為：

Δiq礸m1+miΔvq+β2(Δvq)2（11）

2 傳輸誤差分析

開關(guān)電流電路屬于電流模式電路，其基本結(jié)構(gòu)的等效電路如圖3所示。

圖3 SI等效電路

從圖3可以看出，上一級(jí)電路的輸出電阻與下一級(jí)電路的輸入電阻并聯(lián)。設(shè)上一級(jí)電路的輸出電流為Iout，輸出電阻為Rout，下一級(jí)電路的輸入電流為Iin,輸入電阻為Rin，г螄亂患兜緶返氖淙氳緦魑：

Iin=Rout Iout/（Rin+Rout）（12）

從式（12）可看出，增大輸出電阻或減小輸入電阻都可以減小傳輸誤差。

3 誤差的改善方法

(1) 時(shí)鐘饋通誤差的改善。

改善時(shí)鐘饋通誤差可采用S2I電路。圖4給出S2I存儲(chǔ)單元的電路和時(shí)序。它的工作原理為：在Ф1a相，Mf的柵極與基準(zhǔn)電壓Vref相連，此時(shí)Mf為Mc提供偏置電流J。Mc中存儲(chǔ)的電流為ic=J+ii。當(dāng)Ф1a由高電平跳變?yōu)榈碗娖綍r(shí)，由于時(shí)鐘饋通效應(yīng)等因素造成Mc單元存儲(chǔ)的電流中含有一個(gè)電流誤差值，假設(shè)它為Δii，則Mc中存儲(chǔ)的電流為ic=J+ii+Δii。在Ф1b相期間，細(xì)存儲(chǔ)管Mf對(duì)誤差電流進(jìn)行取樣，由于輸入電流仍然保持著輸入狀態(tài)，所以Mf中存儲(chǔ)的電流為If=J+Δii。當(dāng)Ф1b由高電平跳變?yōu)榈碗娖綍r(shí)，考慮到Δii<

圖4 S2I存儲(chǔ)單元

(2) 傳輸誤差的改善。

從前面的分析知，增大輸出電阻或減小輸入電阻都可以減小傳輸誤差。下面介紹一種調(diào)整型共源共柵結(jié)構(gòu)電路，見圖5。

圖5 調(diào)整型共源共柵結(jié)構(gòu)電路

由圖5可計(jì)算出輸出電阻為：

Rout=1gc{1+gmb［gmr1(1gr1+1gr2)－1］1gb}（13）

與圖1中第二代基本存儲(chǔ)單元相比，輸出電阻增大gmb［gmr1(1gr1+1gr2)－1］gbП丁

結(jié)合S2I電路與調(diào)整型共源共柵結(jié)構(gòu)電路的優(yōu)點(diǎn)，構(gòu)造調(diào)整型共源共柵結(jié)構(gòu)S2I存儲(chǔ)單元，見圖6。

4 仿真及結(jié)果

采用0.5 μm標(biāo)準(zhǔn)數(shù)字CMOS工藝對(duì)圖6電路仿真，仿真參數(shù)如表1所示：

表1 主要晶體管參數(shù)

M1W/L2.5 μm/2 μmM5W/L1 μm/1 μm

M2W/L20 μm/1 μmM6W/L5 μm/1 μm

M3W/L25 μm/0.5 μmM7W/L1 μm/1 μm

M4W/L6 μm/2 μmM8W/L13.5 μm/1 μm

所有NMOS襯底接地，所有PMOS襯底接電源。所有開關(guān)管寬長(zhǎng)比均為0.5 μm/0.5 μm。輸入信號(hào)為振幅50 μA，頻率200 kHz的正弦信號(hào)，時(shí)鐘頻率5 MHz,猇ref=2.4 V,VDD=5 V。表1中給出了主要晶體管仿真參數(shù)。HSpice仿真結(jié)果見圖7(a)。對(duì)圖1中第二代基本存儲(chǔ)單元仿真結(jié)果見圖7(b)。

圖6 調(diào)整型共源共柵結(jié)構(gòu)S2I存儲(chǔ)單元

圖7 調(diào)整型共源共柵結(jié)構(gòu)S2I電路波形與圖1中

第二代基本開關(guān)電流存儲(chǔ)單元波形比較

從圖7中可以看出，調(diào)整型共源共柵結(jié)構(gòu)S2I電路大大提高了精度。圖8(a)是圖7的放大圖，圖8(b)是Matlab中的理想波形。從圖8(a)可以看出，在A點(diǎn)時(shí)，輸出開關(guān)斷開，輸入開關(guān)閉合，輸出電流變?yōu)榱恪Ｔ贏B區(qū)間內(nèi)，輸入信號(hào)對(duì)存儲(chǔ)管的寄生電容充電。在B點(diǎn)，輸出開關(guān)閉合，輸入開關(guān)斷開，輸出電流為B點(diǎn)的電流值，半個(gè)時(shí)鐘周期后，在C點(diǎn)，輸出開關(guān)斷開，輸入開關(guān)閉合，繼續(xù)重復(fù)上一周期對(duì)輸入電流的采樣-保持。整個(gè)電路全由MOS管構(gòu)成，依靠晶體管的柵極寄生電容對(duì)輸入信號(hào)采樣-保持，所以可以與標(biāo)準(zhǔn)數(shù)字CMOS工藝兼容，與數(shù)字電路集成在1塊芯片上。與Matlab中的理想波形對(duì)比后可以看出此電路的性能相當(dāng)精確。

圖8 調(diào)整型共源共柵結(jié)構(gòu)S2I電路的波形放大圖與Matlab中的理想波形

5 結(jié) 語(yǔ)

與開關(guān)電容電路相比，開關(guān)電流電路不需要線性浮置電容，能夠與標(biāo)準(zhǔn)數(shù)字CMOS工藝兼容。但是由于誤差的存在，至今無(wú)法完全取代開關(guān)電容電路。這里分析了開關(guān)電流電路中的時(shí)鐘饋通誤差與傳輸誤差，并提出了解決辦法,從仿真結(jié)果可以看出改進(jìn)后的電路性能大大提高，精確完成了對(duì)輸入信號(hào)的采樣-保持。

參 考 文 獻(xiàn)

［1］Toumazou C,Hughes J B,Battersby N C.開關(guān)電流-數(shù)字工藝的模擬技術(shù).姚玉潔,譯.北京：高等教育出版社，1997.

［2］趙玉山，周躍慶，王萍.電流模式電子電路.天津：天津大學(xué)出版社，2001.

［3］Martins J M,Dias V F.Harmonic Distortion in Switched-current Audio Memory Cells.IEEE Trans.on Circuits and Systems-II,1999,46(3):326-334.

［4］Hughes J B,Moulding K W.S2I:A Two-step Approach to Switched-Currents.IEEE Proc.Int.Symp.Circ.Syst..1993,2:1 235-1 238.

［5］李擁平，石寅.一種開關(guān)電流電路時(shí)鐘饋通的補(bǔ)償技術(shù)［J］.半導(dǎo)體學(xué)報(bào)，2003,24(7):775-779.

［6］Yilmaz A,Wong K C,Chao K S.Switched Current Sigma-Delta Modulators.IEEE Proceedings of Technical Papers,VLSI Technology,Systems and Applications,2005:365-369.

［7］林谷，石秉學(xué).一種用于模式識(shí)別的新型開關(guān)電流Hamming神經(jīng)網(wǎng)絡(luò).電子學(xué)報(bào)，2005,26(11):135-139.

［8］高清運(yùn)，秦世才，賈香蓮.離散時(shí)間積分器特性研究［J］.南開大學(xué)學(xué)報(bào),2000（12）：20-25.

［9］伊?xí)匝?開關(guān)電流技術(shù)及其在濾波器設(shè)計(jì)中的應(yīng)用研究［D］.長(zhǎng)沙:湖南大學(xué),2003.

［10］Behazad Razavi.模擬CMOS集成電路設(shè)計(jì)［M］.陳貴燦,譯.西安:西安交通大學(xué)出版社，2003.

作者簡(jiǎn)介 李 帆 男，1982年出生，碩士研究生。研究方向?yàn)槟M集成電路設(shè)計(jì)。

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文。