Ｐｈｉｌｉｐ　Ｐｒａｔｔ

摘要：本文探討了憑借RF和ADC創(chuàng)建一個高效、高性能的多通道直接轉(zhuǎn)換分集接收機(jī)的解決方案。

關(guān)鍵詞：分集接收機(jī)；ADC正交解調(diào)器；ADS5282；TRF3710；ZIF

引言

利用分集接收機(jī)構(gòu)建通信系統(tǒng)會帶來較高的器件數(shù)目、功耗、板級空間占用以及信號布線。為了降低RF組件數(shù)量，可以使用正交解調(diào)器的直接轉(zhuǎn)換架構(gòu)。I／Q的不匹配會使得構(gòu)建高性能接收器較為困難。這種架構(gòu)要求在RF輸入和占用大量板級空間的基帶數(shù)字輸出之間安裝一些組件。超外差接收機(jī)只需要一個ADC，而正交解調(diào)器則需要一個雙通道ADC來處理現(xiàn)實(shí)及鏡像模擬。對于單載波系統(tǒng)而言，這種情況或許是可以接受的；但是分集和直接轉(zhuǎn)換接收機(jī)可以有效地用于多通道系統(tǒng)嗎?

為什么選擇分集接收機(jī)

在通信系統(tǒng)中，設(shè)置接收機(jī)規(guī)范是為了適應(yīng)小接收輸入功率。諸如蜂窩收發(fā)器基站(BTS)的系統(tǒng)可接收來自手機(jī)的信號，而發(fā)射信號的手機(jī)可能處在一些極大衰減信號的環(huán)境中，例如：車庫、多層建筑或擁擠的市區(qū)。手機(jī)發(fā)射的信號會從許多不同反射路徑多次到達(dá)BTS。僅使用一個天線和接收機(jī)，相同信號的許多版本便會出現(xiàn)在接收天線上，每個版本的信號都具有不同的相位和幅值。瞬時相位關(guān)系使得信號建設(shè)性地或破壞性地增加。例如，移動電話中，移動發(fā)送器并非完全固定在某一個空間位置，因此天線上的累積不斷變化。這種現(xiàn)象被稱為快速衰落，其會導(dǎo)致信號的漏接收。

使用分集天線可增加搜索到具有足夠接收強(qiáng)度信號的機(jī)率，因為這種天線為物理隔離式天線。一根天線可能正受到破壞性的干擾，而其他天線則可能不會。這就是分集天線。

為了對信號進(jìn)行解調(diào)，我們利用解調(diào)信號要求的最小信噪比(SNR)構(gòu)建了通信鏈路。分集接收機(jī)考慮到了信號在最小SNR以上到達(dá)BTS的最高概率。要想構(gòu)建一個分集接收機(jī)，至少需要為每一個通道多添加一條接收路徑。這可能會使電子產(chǎn)品和天線的成本翻一倍。但是，如果它擴(kuò)展了BTS的接收距離并提高了接收質(zhì)量，那么這種成本代價還是值得的。它可以減少所需基站的數(shù)量，從而降低整個網(wǎng)絡(luò)的基本建設(shè)成本。

為什么選擇ZIF

零中頻(zIF)接收機(jī)可完成從射頻到基帶的直接轉(zhuǎn)換，您在超外差接收機(jī)上找不到中頻(IF)。其優(yōu)點(diǎn)是最小化的RF組件數(shù)量、更容易濾波以及更低的采樣速率。使用分集接收機(jī)，所需組件增加了一倍，增加了組件成本、板級空間以及功耗。ZIF接收機(jī)所需組件更少，降低了功耗，節(jié)省了RF部分的板級空間。

為什么選擇集成正交接收機(jī)

拋開一些獨(dú)立組件來構(gòu)建ZIF接收機(jī)較為困難，并且會占用相當(dāng)多的板級空間。信號被轉(zhuǎn)換為正交后，在混頻器輸出和雙通道ADC輸入之間有兩條基帶模擬路徑，包括分立增益放大器和濾波器。沿現(xiàn)實(shí)及鏡像信號路徑分布的組件之間增益和相位的不匹配會形成帶內(nèi)噪聲，因為理想復(fù)雜運(yùn)算中去除的一些鏡像現(xiàn)在又如相關(guān)信號一樣出現(xiàn)在相同位置上。帶內(nèi)低級鏡像降低了帶內(nèi)SNR和誤差矢量幅度(EVM)，從而帶來通信通道的高誤碼率(BER)。

但是，高度集成的ZIF接收機(jī)(例如：TI推出的TRF3710)可以解決最小化路徑不匹配問題。I和Q模擬路徑現(xiàn)在均位于同一顆芯片上。這些路徑會得到非常好的匹配，因為它們之間幾乎不存在工藝、溫度或電壓差異。該器件包含了一個復(fù)雜的混頻器、一個24dB可編程增益放大器(PGA)、一個可編程8階低通抗混淆ADC輸入濾波器，以及一個直接連至雙通道ADC的驅(qū)動放大器。此外，它還包含了一個DC偏移校正模塊，對于最小化模擬輸出的DC偏移分量較為有用。集成所有這些必需功能后，對于用戶而言，ZIF架構(gòu)變得簡單。I和Q路徑得到了匹配，同時保持了較好的EVM。通過將信號鏈的大部分集成到一個小封裝中，便可以在不犧牲板級空間或性能的情況下使用分集接收路徑。

為什么選擇8通道ADC

就使用分集的雙通道ZIF接收機(jī)而言，需要使用8個ADc(參見圖1)。如果使用了4個12位雙通道ADC，每條通道都有并行數(shù)據(jù)輸出，且差不多會有100條數(shù)據(jù)線路需要布線，并被連接至現(xiàn)場可編程門陣列(FPGA)。此外，還需要為ADC安排4個時鐘。單是從封裝角度來說，4個9×9mm、12位雙通道ADC就要占用320ram²以上的板級空間。另外，約100條數(shù)據(jù)線路的布線輕易就會使所需板級空間增加1倍，同時在FPGA上也要求相同數(shù)量的數(shù)據(jù)輸入。很明顯，推薦使用一個8通道ADC，那么采用單個封裝的8個ADC的功耗和數(shù)據(jù)線路又如何呢?

為什么選擇串行8通道ADC

利用TI的新型ADC(ADS5282)，許多這些問題便可迎刃而解。在每個通道75mW、9×9mm封裝中，低功耗選項僅占用81mm²，也即4個雙通道ADC板級空間的1／4。更為重要的是，利用串行LVDS數(shù)據(jù)接口后，每個ADC通道只需一個LVDS對。增加一個LVDS幀和位時鐘并利用20條物理線路(10個LVDS對)便可以在FPGA中對8個ADC的數(shù)據(jù)進(jìn)行處理，并占用最少的板級空間。

1／f噪聲出現(xiàn)在基帶上，其常見于針對CMOS低功耗而設(shè)計的ADC中。這就限制了基帶上(即ZIF架構(gòu)要使用ADC的地方)的有效SNR。ADC具有一個抑制基帶1／f噪聲的可選模式(見圖2)。

根據(jù)奈奎斯特(32.5MHz)測得65MSPS下ADS5282的SNR為70.4dBFS。如果假設(shè)噪聲底限較奈奎斯特扁平，那么0～1MHz頻帶中的噪聲功率則為85.5dBFS，這主要是由于15.1dB的處理增益：1010g10(32.5M／1M)。利用能夠過濾高達(dá)1MHz的信號和噪聲的理想濾波器，85.5dBFS就為數(shù)字濾波器輸出的預(yù)期SNR。但是，1MHz頻帶中測得的SNR為81.9dBFS，因為基帶上存在1／f噪聲。一旦噪聲抑制模式被激活，該頻帶中測得的SNR便提高到86.1dBFS。1MHz帶寬中測量值(86.1dBFs)超出預(yù)期值(70.4+15.1=85.5dBFS)的這一事實(shí)具有誤導(dǎo)性，因為它是由一個標(biāo)準(zhǔn)奈奎斯特SNR(70.4dBFS)計算得到的，而該奈奎斯特SNR包括了高階諧波(第9階以上)，其被當(dāng)作了噪聲。這表明，真正的奈奎斯特SNR(所有諧波除外)實(shí)際上高于0.6dB，或為71dBFS。

該ADC還在每條通道內(nèi)提供了兩倍抽取功能，以消除移頻1／f噪聲(仍然出現(xiàn)在Fclk／2附近)，通過處理增益改善帶內(nèi)SNR，并且降低高速串行LVDS數(shù)據(jù)速率。所用數(shù)字濾波器保持少量的抽頭，以達(dá)到節(jié)能的目的。這樣，使用抽取濾波器時處理增益約為2dB。通過使用抽取功能來降低LVDS速率后，可考慮使用更低成本的FPGA選項，同時在ADC和FPGA之間擁有更為輕松的時間預(yù)算。

結(jié)語

滿足蜂窩網(wǎng)絡(luò)規(guī)范要求的BTS并不是一項全新的成果。大多數(shù)新型BTS設(shè)計的主要目標(biāo)都是想通過降低BTS構(gòu)建成本或減少BTS構(gòu)建數(shù)量來降低運(yùn)營商的成本。其中，射頻成本只是構(gòu)建蜂窩基站總成本的一部分，因此如果它們可減少構(gòu)建基站的數(shù)量，那么就應(yīng)該對射頻接收機(jī)設(shè)計進(jìn)行改進(jìn)。通過構(gòu)建更為靈敏的射頻設(shè)備，覆蓋相同區(qū)域所需的基站數(shù)量更少。運(yùn)用具有高度集成的ZIF接收機(jī)和一個8通道ADC的分集接收機(jī)便可實(shí)現(xiàn)一個更少空間占用、更低成本和更少組件數(shù)量的高性能系統(tǒng)。