康香英 徐衛(wèi)林
摘 要:針對(duì)目前通信系統(tǒng)應(yīng)用上對(duì)壓控振蕩器的片上集成、寬調(diào)諧、調(diào)幅、啟動(dòng)特性和功耗等提出的綜合性要求,分析和設(shè)計(jì)了一種壓控調(diào)頻調(diào)幅振蕩器,其延遲單元采用全差分結(jié)構(gòu),以消除共模噪聲和增加延遲控制的靈活性;并利用交叉耦合的差分負(fù)阻和電流折疊的正反饋技術(shù)進(jìn)行頻率調(diào)諧,使之在寬頻范圍內(nèi)具有常數(shù)振蕩幅度。采用0.5 μm CMOS工藝進(jìn)行Spice仿真,結(jié)果表明振蕩器具有34~197 MHz的寬調(diào)諧范圍,并能保持常數(shù)振蕩幅度,功耗僅10 mW,啟動(dòng)時(shí)間僅52 ns。系統(tǒng)還能在0.5~2.0 V范圍內(nèi)進(jìn)行良好的線性調(diào)幅。
關(guān)鍵詞:電流折疊;負(fù)阻交叉耦合晶體管對(duì);自動(dòng)振幅控制;全差分壓控振蕩器
中圖分類號(hào):TN402文獻(xiàn)標(biāo)識(shí)碼:B
文章編號(hào):1004-373X(2009)10-011-02
Design of CMOS Full Differential VCO Based on Current Fold Technique
KANG Xiangying1,XU Weilin2
(1.Xianggang Yixing Refractory Co.Ltd.,Xiangtan,411102,China;
2.Institute of Microelectronics and Information Technology,Wuhan University,Wuhan,430072,China)
Abstract:On-chip VCO with comprehensive target,such as wide tuning,amplitude adjusting,good start up time and lower power,is required in current communication system.A frequency and amplitude adjusting VCO is designed and analyzed.Full differential configuration is used to avoid common mode noise and achieve controlling flexibility of delay cells.Negative resistance differential complementary cross-coupled pair and regenerative feedback technique with current fold are applied to adjust frequency with constant amplitude in large range.Under 0.5 μm CMOS process,Simulation results in SPICE indicate that the VCO proposed behaves in wide linear tuning between 34~197 MHz with constant amplitude,10 mW power dissipation and 52 ns start up time.It also has good linear amplitude adjusting between 0.5~2.0 V.
Keywords:current fold;negative resistance complementary cross-coupled pair;automatic amplitude control;fully differential VCO
射頻振蕩器是儀器儀表、自動(dòng)控制和通信系統(tǒng)等領(lǐng)域廣泛使用的基本模塊,是構(gòu)成時(shí)鐘恢復(fù)、頻率合成等系統(tǒng)的核心電路[1,2]。通常用無(wú)源元件LC,隧道二極管、雙基極二極管(單結(jié)晶體管)、雪崩雙極型晶體管來(lái)設(shè)計(jì),但它們都與標(biāo)準(zhǔn)的CMOS工藝不兼容[3]。雖然LC振蕩器有良好的穩(wěn)定性和相位噪聲性能,振蕩頻率可達(dá)微波L帶至C帶,但調(diào)諧范圍不大,而且不易于在當(dāng)前主流CMOS工藝下進(jìn)行片上集成。因而采用電流折疊的正反饋技術(shù)設(shè)計(jì)了一個(gè)全差分CMOS環(huán)形壓控振蕩器(VCO)。該振蕩器在調(diào)諧時(shí)具有常數(shù)振蕩幅度,并具有良好的線性調(diào)頻調(diào)幅性能。
1 振蕩器的工作原理及其全差分實(shí)現(xiàn)
1.1 振蕩器的工作原理
振蕩器是一種不需要外部信號(hào)激勵(lì),能夠?qū)⒆陨淼闹绷髂茉崔D(zhuǎn)換為周期性輸出信號(hào)的電路。振蕩條件由式(1)Barkhausen準(zhǔn)則決定[4,5]。
|T(ω)|≥1,∠T(ω)=360°(1)
可見系統(tǒng)能夠產(chǎn)生振蕩的基本條件是環(huán)路增益T(ω)>1,環(huán)路相移為360°。大部分應(yīng)用要求振蕩器是可調(diào)諧的,理想壓控振蕩器的控制函數(shù)如式(2)所示。
ωout=ωo+KvcoVcont(2)
式中:ωo是對(duì)應(yīng)控制電壓Vcont=0時(shí)的振蕩頻率;Kvco為VCO的增益或者靈敏度。環(huán)形振蕩器的工作原理:使得環(huán)路傳輸函數(shù)僅在一個(gè)頻率點(diǎn)上滿足Barkhausen準(zhǔn)則,從而對(duì)延遲單元的設(shè)計(jì)提出了較高的要求。
1.2 振蕩器的全差分實(shí)現(xiàn)
延遲單元的結(jié)構(gòu)和數(shù)量應(yīng)根據(jù)對(duì)振蕩器速度、功率、噪聲性能等要求進(jìn)行選擇。鑒于單端延遲單元的延遲時(shí)間容易受到電源電壓噪聲和襯底耦合噪聲的干擾,采用全差分結(jié)構(gòu),可以在較大程度上抑制這類共模噪聲[2,6,7],如圖1所示。
圖1的第一個(gè)模塊是調(diào)頻調(diào)幅控制單元,主電路采用4級(jí)全差分延遲單元,所以前三級(jí)采用反相連接,最后一級(jí)采用同相連接,以滿足Barkhausen準(zhǔn)則。而且避免了單端反相延遲單元不能采用偶數(shù)級(jí)數(shù)的缺點(diǎn)??刂茊卧统鰞蓚€(gè)控制電壓控制延遲單元的尾電流MOS管柵源電壓,從而實(shí)現(xiàn)頻率和幅度調(diào)節(jié)。
2 電路設(shè)計(jì)
2.1 采用電流折疊的正反饋延遲單元
基于上述考慮,采用全差分單元來(lái)實(shí)現(xiàn)信號(hào)延遲,延遲時(shí)間決定于時(shí)間常數(shù)RC,若直接調(diào)節(jié)負(fù)載電阻進(jìn)行頻率調(diào)諧,伴隨的是振蕩信號(hào)幅度隨頻率的變化而變化。一種解決的方法是采用復(fù)制偏置技術(shù),它同時(shí)調(diào)節(jié)負(fù)載電阻和尾電流的大小,使振蕩信號(hào)幅度近似不變。缺點(diǎn)是需要增加一個(gè)運(yùn)算放大器,且其帶寬必須大于頻率變化的帶寬,這樣增加了芯片面積和設(shè)計(jì)難度[8,9]。采用的是電流折疊正反饋延遲單元,它不需要使用運(yùn)算放大器[10],如圖2 (a)所示。
這里在差分對(duì)的基礎(chǔ)上并入交叉耦合對(duì),容易證明,該耦合對(duì)的小信號(hào)等效阻抗為-2/gm的負(fù)阻。只要這個(gè)負(fù)阻絕對(duì)值大于負(fù)載電阻,則差分對(duì)的負(fù)載電阻仍是正阻抗,而該正阻抗可通過(guò)調(diào)節(jié)交叉耦合對(duì)的偏置電流來(lái)改變其阻值,從而改變延遲,但會(huì)導(dǎo)致負(fù)載電阻上的最大電流發(fā)生變化。因此在調(diào)諧方案的設(shè)計(jì)上采用差分電壓控制,同步向相反方向調(diào)節(jié)差分對(duì)尾電流,這樣兩個(gè)尾電流之和是一個(gè)常數(shù),從而實(shí)現(xiàn)了頻率調(diào)諧時(shí)的常數(shù)振蕩幅度??刂粕喜捎秒娏髡郫B結(jié)構(gòu),折疊到調(diào)頻調(diào)幅控制單元,由該單元實(shí)現(xiàn)尾電流的同步調(diào)節(jié)。
2.2 調(diào)頻調(diào)幅控制單元電路
調(diào)頻調(diào)幅控制單元的作用是提供頻率調(diào)諧功能,并保證調(diào)諧時(shí)的常數(shù)振蕩幅度。如圖2(b)所示,固定基準(zhǔn)電流時(shí),通過(guò)PMOS鏡像的鏡像電流也保持恒定,從而使得外部差分壓控信號(hào)輸入后,控制單元的差分對(duì)管電流發(fā)生變化,但總電流保持恒定,并利用柵漏短接的NMOS將這一電流轉(zhuǎn)換為控制電壓,從而保持了延遲單元調(diào)諧時(shí)的常數(shù)振蕩幅度。鑒于振蕩器應(yīng)用的廣泛性和差異需求,同時(shí)振蕩幅度的增加可以提高相位噪聲,因此這一控制單元設(shè)計(jì)上的優(yōu)點(diǎn)還在于可以通過(guò)調(diào)節(jié)幅度控制輸入端來(lái)調(diào)節(jié)振蕩信號(hào)的幅度。
3 系統(tǒng)仿真
對(duì)整個(gè)系統(tǒng)在TANNER環(huán)境下利用Tspice工具和0.5 μm CMOS工藝庫(kù)進(jìn)行仿真。圖3是2.5 V幅度控制電壓和1.0 V差動(dòng)電壓下差分振蕩輸出信號(hào)。仿真結(jié)果表明,起振時(shí)間僅52 ns,輸出信號(hào)擺幅1.0 V,振蕩頻率66.25 MHz,功耗僅10 mW。
通常環(huán)振頻率調(diào)諧范圍在3倍以內(nèi)[3],仿真表明振蕩器在差分控制電壓-1.6~+1.6 V范圍內(nèi)和2.5 V幅度控制電壓下具有163 MHz約6倍(34~197 MHz)的寬調(diào)諧范圍,并具有1.0 V的常數(shù)振蕩幅度,幅度偏差小于50 mV,如圖4(a)所示。保持差分調(diào)頻控制電壓、調(diào)幅控制電壓和振蕩信號(hào)的幅度具有圖4(b)所示的壓控調(diào)幅曲線。表明在2.0~4.0 V調(diào)幅控制電壓下,具有較好的線性調(diào)幅特性,可在0.5 ~2.0 V之間線性調(diào)幅。
4 結(jié) 語(yǔ)
設(shè)計(jì)的基于電流折疊的全差分壓控調(diào)頻調(diào)幅振蕩器在0.5 μm CMOS工藝下的Spice仿真結(jié)果表明,振蕩器具有較大的頻率調(diào)諧范圍和調(diào)幅范圍;壓控頻率調(diào)諧增益和壓控調(diào)幅增益的線性度都較好;電路功耗較低,僅10 mW;不需要電感和電容元件,便于CMOS工藝下的片上集成,并極大地減小了芯片面積。
參考文獻(xiàn)
[1]張冠百.鎖相與頻率合成[M].北京:電子工業(yè)出版社,1995.
[2] [日]遠(yuǎn)坂俊昭.鎖相環(huán)(PLL)電路設(shè)計(jì)與應(yīng)用[M].何希才,譯.北京:科學(xué)出版社,2006.
[3]池保勇,余志平,石秉學(xué).CMOS射頻集成電路分析與設(shè)計(jì)[M].北京:清華大學(xué)出版社,2006.
[4]Lee T H.The Design of CMOS Radio Frequency Integrated Circuit[M].UK:Cambridge University Press,1998.
[5]Fong N,Plouchart J.Design of Wideband CMOS VCO for Multiband Wireless LAN Applications[J].IEEE,Solid-State Circuits,2003,38(8):1 333-1 342.
[6]Hajimir A,Lee T H.Design Issues in CMOS Differential LC Oscillator[J].IEEE JSSC,1999,34(5):717-724.
[7]Kim B,Ko J S,Lee K.A New Linearization Technique for MOSFET RF Amplifier Using Multiple Gated Transistors[J].IEEE Microw.Guided Wave Lett.,2000,10(9):371-373.
[8]Gil J,Song S S.A 119.2 dBc/Hz at 1 MHz,1.5 mW,Fully Integrated,2.5 GHz,CMOS VCO Using Helical Inductors[J].IEEE Microw.Wireless Compon.Lett.,2003,13(11):457-459.
[9]Chuang Y H,Lee S H.A Low-voltage Quadrature CMOS VCO Based on Voltage-voltage Feedback Topology[J].IEEE Microw.Wireless Compon.Lett.,2006,16(12):696-698.
[10]Razavi B.A Study of Phase Noise in CMOS Oscillators[J].IEEE JSSC,1996,31:331-343.