李　白　舒鵬飛　楊靜竹　孟　斌

摘要：基于MCU8051和FPGA的控制平臺(tái)，采用實(shí)時(shí)采樣與等效采樣兩種方式實(shí)現(xiàn)了時(shí)頻率為10Hz－10MHz的波形數(shù)據(jù)的實(shí)時(shí)采樣，存儲(chǔ)與回放。做到垂直靈敏度含1v/div，0.1v/div和2my/div三檔，掃描速度合20ms/div，2uv/div，100ns/div三檔。系統(tǒng)的頻率測(cè)量精度達(dá)0.001Hz，電壓測(cè)量精度達(dá)0.05V。自帶100KHz方波信號(hào)為系統(tǒng)測(cè)頻時(shí)鐘與電壓基準(zhǔn)源的進(jìn)行自動(dòng)校準(zhǔn)，此外，還實(shí)現(xiàn)了對(duì)波形數(shù)據(jù)的單次觸發(fā)存儲(chǔ)與調(diào)出功能和AUTO顯示功能。

關(guān)鍵詞：數(shù)字存儲(chǔ)；示波器；等效采樣；實(shí)時(shí)采樣

中圖分類號(hào)：TP334.5文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1672-3198(2009)12-0300-02

1引言

數(shù)字存儲(chǔ)示波器是20世紀(jì)70年代初發(fā)展起來的一種新型示波器。這種類型的示波器可以方便地實(shí)現(xiàn)對(duì)模擬信號(hào)波形進(jìn)行長(zhǎng)期存儲(chǔ)并能利用機(jī)內(nèi)微處理器系統(tǒng)對(duì)存儲(chǔ)的信號(hào)做進(jìn)一步的處理，例如對(duì)被測(cè)波形的頻率、幅值、前后沿時(shí)間、平均值等參數(shù)的自動(dòng)測(cè)量以及多種復(fù)雜的處理。數(shù)字存儲(chǔ)示波器的出現(xiàn)使傳統(tǒng)示波器的功能發(fā)生了重大變革。

2數(shù)字存儲(chǔ)示波器基本工作原理

數(shù)字存儲(chǔ)示波器在信號(hào)進(jìn)入示波器后立刻通過高速A/D轉(zhuǎn)換器將模擬信號(hào)快速采樣、存儲(chǔ)。通過單片機(jī)對(duì)信號(hào)進(jìn)行處理，得到信號(hào)的波形參數(shù)，存儲(chǔ)并通過D/A轉(zhuǎn)換器后可由示波器顯示，從而實(shí)現(xiàn)模擬示波器的功能。但相對(duì)于模擬示波器，數(shù)字示波器測(cè)量精度高，還可對(duì)信號(hào)進(jìn)行存儲(chǔ)。本系統(tǒng)的原理方框圖如圖1所示：

3系統(tǒng)功能模塊與硬件電路

基于數(shù)字示波器的基本原理，可以把整個(gè)系統(tǒng)分為頻率測(cè)量、采樣保持、觸發(fā)方式選擇、位置調(diào)節(jié)、顯示控制幾個(gè)主要的模塊。模擬信號(hào)通過信號(hào)調(diào)理模塊(阻抗變換、程控放大、觸發(fā)電路)，將模擬信號(hào)的幅值大小調(diào)整到高速AD(AD9225)的輸入范圍0V－4V。然后通過AD9225對(duì)信號(hào)進(jìn)性采樣。我們采用外部有源晶振作為高速AD的采樣時(shí)鐘來控制恒定的采樣率4MHz(晶振的固有振蕩頻率)，在FPGA內(nèi)部增加波形存儲(chǔ)控制模塊，當(dāng)滿足觸發(fā)條件時(shí)FP－GA以下抽樣的方式對(duì)AD轉(zhuǎn)換得到的數(shù)據(jù)進(jìn)行存儲(chǔ)，抽樣頻率由可水平分辯率來控制(若為AUTO功能，則與信號(hào)的頻率有關(guān))。將抽樣的數(shù)據(jù)分別存儲(chǔ)到雙口RAM中，在送人行列掃描電路(2片DAC0800)前經(jīng)過了波形顯示控制模塊，它的作用是對(duì)RAM的數(shù)據(jù)及讀入起始地址的進(jìn)行處理。從而實(shí)現(xiàn)波形在模擬示波器上的左右平移。同時(shí)在FPGA內(nèi)部實(shí)現(xiàn)了512點(diǎn)的FFT計(jì)算，成功得分析了輸入信號(hào)的頻譜。系統(tǒng)的連接框圖如圖2所示：

3.1頻率測(cè)量部分

此系統(tǒng)對(duì)低頻信號(hào)采用測(cè)周法，對(duì)中高頻信號(hào)采用等精度測(cè)頻法。測(cè)周法，即以待測(cè)信號(hào)的周期為門限時(shí)間T，用計(jì)數(shù)器記錄在此門限時(shí)間T內(nèi)的高頻標(biāo)準(zhǔn)時(shí)鐘脈沖數(shù)，從而確定待測(cè)信號(hào)的頻率。當(dāng)選定高頻時(shí)鐘脈沖而被測(cè)信號(hào)頻率較低時(shí)可以獲得很高的精度，而被測(cè)信號(hào)頻率過高時(shí)由于測(cè)量時(shí)間不夠會(huì)有精度不夠的問題，適用于低頻信號(hào)的測(cè)量。等精度測(cè)頻法，這種方法和測(cè)周期法很相似，不同的是測(cè)周期法測(cè)量時(shí)間T為被測(cè)信號(hào)的一個(gè)周期，而等精度測(cè)量法的測(cè)量時(shí)間T是由人為設(shè)定和被測(cè)信號(hào)共同決定的。即在人為設(shè)定的時(shí)間內(nèi)，閘門的開啟和閉合由被測(cè)信號(hào)的上升沿來控制，計(jì)數(shù)器真正開始計(jì)數(shù)的時(shí)刻不是預(yù)置閘門的開始時(shí)刻，而是預(yù)置閘門打開后被測(cè)信號(hào)的第一個(gè)上升沿到來的時(shí)刻；同樣閘門的關(guān)不時(shí)刻不是預(yù)置閘門的結(jié)束時(shí)刻，而是預(yù)置閘門關(guān)閉后被測(cè)信號(hào)的第一個(gè)上升沿到來的時(shí)刻，這種計(jì)數(shù)方法叫做相關(guān)計(jì)數(shù)法。最后根據(jù)計(jì)數(shù)結(jié)果、標(biāo)準(zhǔn)時(shí)鐘頻率和被測(cè)信號(hào)上升沿個(gè)數(shù)就可以精確得到被測(cè)信號(hào)的頻率。

3.2采樣部分

采用等差距采樣實(shí)現(xiàn)信號(hào)采集。以信號(hào)的某相位點(diǎn)為觸發(fā)，用一足夠快的脈沖作為計(jì)數(shù)脈沖(該脈沖可由低頻脈沖經(jīng)過鎖相環(huán)倍頻得到)，每次FPGA內(nèi)部控制器被觸發(fā)后，計(jì)數(shù)器清零，同時(shí)開始對(duì)高頻脈沖進(jìn)行計(jì)數(shù)，每次計(jì)到一定的脈沖數(shù)，開始采樣。而每一次計(jì)到的脈沖數(shù)為一等差數(shù)列，從而采到波形數(shù)據(jù)中的各相位點(diǎn)。由于每次采樣都由被測(cè)信號(hào)觸發(fā)，該方案采樣點(diǎn)的位置嚴(yán)格可控，難點(diǎn)在于要求對(duì)軟件控制時(shí)序嚴(yán)格控制。

4系統(tǒng)指標(biāo)測(cè)試

給儀器一個(gè)有效值為2V，不同頻率的正弦波信號(hào)，測(cè)得系統(tǒng)的水平分辨率如表1。給儀器一個(gè)頻率為10K的正弦波信號(hào)，測(cè)量系統(tǒng)垂直分辨率如表2。由測(cè)量數(shù)據(jù)可知頻率精度完全達(dá)到要求。

5結(jié)語

采用上述方法設(shè)計(jì)的數(shù)字存儲(chǔ)示波器，以51單片機(jī)為核心，充分發(fā)揮了FPGA的高速和穩(wěn)定性。通過軟硬件的結(jié)合實(shí)現(xiàn)了數(shù)字存儲(chǔ)示波器的設(shè)計(jì)，系統(tǒng)功能完善，穩(wěn)定性高，方便控制，滿足了工程需要。