陽 兵，彭立艮，江 洋

（武漢大學(xué) 電子信息學(xué)院，湖北 武漢 430079）

1 引言

數(shù)字示波器自20世紀(jì)70年代誕生以來，其應(yīng)用越來越廣泛[1]。隨著計(jì)算機(jī)、半導(dǎo)體和通信技術(shù)的發(fā)展，電路系統(tǒng)的信號時(shí)鐘速度越來越快，信號上升時(shí)間也越來越短，導(dǎo)致因底層模擬信號完整性問題引發(fā)的數(shù)字錯(cuò)誤日益突出。因此，示波器應(yīng)具備高采樣率、高分辨力及低誤差等高性能以滿足市場的變化。

2 系統(tǒng)總體方案設(shè)計(jì)[2]

以單片機(jī)和FPGA為控制和數(shù)據(jù)處理核心，單片機(jī)主要控制波形的界面顯示部分，大量的數(shù)據(jù)處理及硬件電路的控制主要在FPGA中完成。系統(tǒng)總體框圖如圖1所示，信號整形電路如圖2所示。信號輸入有2個(gè)通道，通道2跟隨通道1一起采樣信號，故測頻模塊只在通道1中。當(dāng)2個(gè)通道同時(shí)觀察信號時(shí)，適合觀察2路相干信號之間的相位差，實(shí)現(xiàn)雙蹤示波。信號調(diào)理控制部分用來控制前級信號調(diào)理電路的增益，實(shí)現(xiàn)10擋垂直靈敏度，而且AD采樣之前還可以選擇直流耦合或交流耦合方式。掃描速度從100 ms/div到25 ns/div共有20擋，100 ms/div～25 μs/div擋采用實(shí)時(shí)采樣，其他擋采用等效采樣。25 μs/div～100 ns/div擋的等效采樣所需步進(jìn)延時(shí)由FPGA精確產(chǎn)生，最小步進(jìn)延時(shí)為5 ns；50 ns/div～25 ns/div擋的等效采樣所需步進(jìn)延時(shí)由集成電路芯片DS1023產(chǎn)生，最小步進(jìn)延時(shí)為1 ns。由FPGA中軟件實(shí)現(xiàn)內(nèi)觸發(fā)，波形顯示采用320×240的LCD液晶顯示觸摸屏，采用旋鈕和LCD上的觸摸鍵選擇波形顯示的各種屬性。

圖1 系統(tǒng)總體框圖

3 系統(tǒng)硬件設(shè)計(jì)[3-4]

3.1 前級信號調(diào)理電路

前級信號調(diào)理電路將信號調(diào)理到A/D轉(zhuǎn)換器采樣的合適電壓范圍之內(nèi)。本儀器為雙蹤示波器，即有2路信號輸入通道，每一個(gè)通道的每擋垂直靈敏度都與前級信號調(diào)理電路的增益有一個(gè)對應(yīng)關(guān)系。

圖2 信號整形電路

3.2 測頻電路

這部分核心器件采用超高速比較器TL3116。輸入信號經(jīng)過AD603構(gòu)成的自動增益電路，這樣保證信號進(jìn)入TL3116時(shí)都能達(dá)到合適幅度。

3.3 AD采樣電路

第一通道ADC采用MAX1425，第二通道采用AD9225，兩者均為高速采樣芯片，自帶有采樣保持功能，為等效采樣時(shí)提供了采樣保持。MAX1425為10位AD，最高采樣率為20 MSa/s（兆采樣/秒），但實(shí)際上控制它的最高采樣率為1 MSa/s，且只用高8位作為有效位，即垂直分辨力為8 bit。AD9225的采樣電路分別見圖3，由于具有相似性，MAX1425的采樣電路略。MAX1425具有內(nèi)部電壓基準(zhǔn)，輸入信號采用差分輸入，差分輸入電壓范圍為-2～+2 V，峰峰值最大為4 V，而且可以采用直流耦合或交流耦合。本系統(tǒng)采用直流耦合，而且采用內(nèi)部基準(zhǔn)，最后MAX1425的輸入電壓范圍為0.25～4.25 V，峰峰值為4 V。

圖3 通道2的AD采樣電路

3.4 步進(jìn)延時(shí)電路

FPGA產(chǎn)生等效采樣的最小步進(jìn)延時(shí)Δt為5 ns，采用8位可編程延時(shí)芯片DS1023-100構(gòu)成步進(jìn)延時(shí)電路，最小的步進(jìn)延時(shí)Δt達(dá)到1 ns。具體電路如圖4所示。引腳14為串口/并口模式選擇，接高電平為串口輸入模式。串行數(shù)據(jù)由引腳4輸入，輸入16位串行數(shù)據(jù)，則可以控制2片延時(shí)芯片的輸出脈沖與輸入脈沖之間的延時(shí)。將不用的并行數(shù)據(jù)口P3～P7接地，最好不要懸空。

圖4 步進(jìn)延時(shí)電路

4 系統(tǒng)軟件設(shè)計(jì)[5-6]

本示波器功能齊全，大部分功能主要由軟件來控制。單片機(jī)主要完成前級信號調(diào)理電路增益控制、波形顯示和操作界面的管理。FPGA主要完成A/D采樣及采樣方式控制、存儲采樣數(shù)據(jù)并進(jìn)行處理、步進(jìn)延時(shí)電路等控制以及承擔(dān)等精度測頻的任務(wù)。系統(tǒng)軟件主流程圖如圖5a所示。本示波器采用LCD液晶顯示觸摸屏顯示波形，在LCD上實(shí)現(xiàn)了觸摸功能鍵。圖5b為LCD液晶顯示觸摸屏上波形顯示和操作界面的選單功能鍵示意圖。子選單功能鍵選中之后，通過另外配置的旋鈕來實(shí)現(xiàn)相應(yīng)功能。

5 測試數(shù)據(jù)與分析

5.1 測量方案

從數(shù)字合成信號發(fā)生器輸出正弦信號，接入示波器輸入端，通過旋鈕和LCD液晶觸摸屏上的觸摸鍵調(diào)節(jié)顯示波形。主要測量項(xiàng)目有垂直靈敏度、水平掃描速度、周期、電壓幅度、觸發(fā)功能和波形存儲功能等。

圖5 軟件主流程圖及界面選單功能鍵示意圖

5.2 測量結(jié)果與數(shù)據(jù)

5.2.1 垂直靈敏度、水平掃描速度、周期和幅度

結(jié)果：電壓測量誤差＜3%，周期測量誤差＜3%，信號模擬帶寬達(dá)到15 MHz。

5.2.2 在2 mV/div擋輸入短路時(shí)系統(tǒng)輸出噪聲測量

經(jīng)測試小于2 mV，符合題目要求，如表1，2所示。

表1 垂直靈敏度0.1 V/div，信號峰峰值為0.8 V測量結(jié)果

表2 垂直靈敏度2 m V/div，信號峰峰值為16m V測量結(jié)果

5.2.3 其他主要功能的實(shí)現(xiàn)測量

單次觸發(fā)功能：按下單次觸發(fā)鍵后，輸入信號滿足觸發(fā)條件時(shí)，開始采樣，進(jìn)行一次，將采樣波形數(shù)據(jù)顯示出來，實(shí)現(xiàn)了單次觸發(fā)功能。

觸發(fā)方式測試：實(shí)現(xiàn)了上升沿觸發(fā)，觸發(fā)電平分別在每一擋垂直靈敏度所對應(yīng)的最大電壓與最小電壓之間200擋可調(diào)，旋動觸發(fā)電平可調(diào)旋鈕可以觀察到波形觸發(fā)顯示的起點(diǎn)發(fā)生改變，且只能是上升沿觸發(fā)。

存儲/回調(diào)功能測試：在任意狀態(tài)按下存儲鍵，存儲當(dāng)前波形數(shù)據(jù)，在任何時(shí)候都可以按下回調(diào)鍵將上次存儲的波形回調(diào)顯示出來。

自動擋測量：按下自動擋后，自動搜索適合輸入信號的垂直靈敏度和水平掃描速度，將其波形顯示在LCD液晶顯示觸摸屏上。

6 測試結(jié)果分析及總結(jié)

系統(tǒng)電壓測量誤差主要來源于前級信號調(diào)理電路，由于被測信號是寬帶信號（信號頻率10 Hz～15 MHz），而且是高動態(tài)范圍（峰峰值為1 mV～16 V），對前級信號調(diào)理電路要求很高，主要是由于運(yùn)放在通帶內(nèi)幅頻特性不夠平坦、運(yùn)放級間耦合匹配及串?dāng)_，由于具有直流耦合擋，還需要消除運(yùn)放帶來的失調(diào)電壓和偏置電壓，本示波器工作時(shí)間長短引起的溫度變化帶來的溫漂也會引起這些參數(shù)的變化，因此本示波器硬件的前級信號調(diào)理電路部分需要很花心思調(diào)試。

系統(tǒng)頻率測量的誤差來源于等精度測頻中對頻標(biāo)計(jì)數(shù)的±1誤差。在對高頻小信號進(jìn)行放大整形時(shí)由于其信噪比很低，引起比較器邊沿抖動及工作不穩(wěn)定，從而導(dǎo)致小信號的測頻精度有所下降。另外，由于采用的比較器為超高速比較器，比較適合做高頻段，在低頻時(shí)，比如10～20 Hz時(shí)，測頻會出現(xiàn)較大誤差，有可能完全測不準(zhǔn)，這還需要設(shè)計(jì)一路低速比較器用來測低頻信號。

[1]劉憲力.基于等效和實(shí)時(shí)采樣的數(shù)字濾波器設(shè)計(jì)[J].電子設(shè)計(jì)工程，2009，17（6）：69-71.

[2]全國大學(xué)生電子設(shè)計(jì)競賽組委會.全國大學(xué)生電子設(shè)計(jì)競賽獲獎(jiǎng)作品精選[M].北京：北京理工大學(xué)出版社，2005.

[3]謝自美.電子線路設(shè)計(jì)·實(shí)驗(yàn)·測試[M].武漢：華中理工大學(xué)出版社，2000.

[4]李朝青.單片機(jī)原理與接口技術(shù)[M].北京：北京航空航天大學(xué)出版社，2004.

[5]馬忠梅.單片機(jī)的C語言應(yīng)用程序設(shè)計(jì)[M].北京：北京航空航天大學(xué)出版社，2004.

[6]夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京：北京航空航天大學(xué)出版社，2003.