高恭嫻，鮑安平

（南京信息職業(yè)技術(shù)學(xué)院 電子信息學(xué)院，江蘇 南京 210046）

1 引言

LED視頻顯示屏由于亮度高、視角廣、壽命長(zhǎng)、功耗低、性價(jià)比高[1]，而且具有可與計(jì)算機(jī)同步顯示各種文字、圖形、圖像，可實(shí)時(shí)播放電視、錄像、影碟等視頻信號(hào)，可即時(shí)輸入、編輯各種多媒體數(shù)據(jù)等優(yōu)點(diǎn)，使其在街頭、廣場(chǎng)、商業(yè)中心、運(yùn)動(dòng)場(chǎng)所、娛樂場(chǎng)所、控制中心等許多公共場(chǎng)合得到了廣泛的應(yīng)用。

隨著人們對(duì)視覺要求的不斷提高，如何在LED大屏幕上實(shí)現(xiàn)自由立體顯示成為急待解決的問題。為此，筆者提出了一種新的解決方案，使得在LED顯示屏上實(shí)現(xiàn)自由立體顯示成為可能，同時(shí)還降低了立體真彩LED顯示系統(tǒng)的復(fù)雜性。

2 系統(tǒng)硬件設(shè)計(jì)

由自由立體顯示原理可知，要實(shí)現(xiàn)LED立體顯示除了有立體信號(hào)源，對(duì)外還需要有自由立體LED顯示屏和控制系統(tǒng)。由于自由立體顯示的一幀畫面需要一對(duì)圖像數(shù)據(jù)，和現(xiàn)有的LED大屏幕顯示器相比，要達(dá)到同樣的顯示規(guī)模其顯示數(shù)據(jù)量增加一倍，掃描速度也增加一倍，因此選擇Altera的Nois結(jié)構(gòu)。該結(jié)構(gòu)的特點(diǎn)是具有嵌入式系統(tǒng)IP軟核，含有很多接口模塊，包括可配置高速緩存模塊、SDRAM控制器、DMA、定時(shí)器、協(xié)處理器等。在植入（配置進(jìn)）FPGA前，用戶可根據(jù)設(shè)計(jì)要求，利用QuartusⅡ和SoPC builder，對(duì)Nois及外圍系統(tǒng)進(jìn)行構(gòu)建，使該嵌入式系統(tǒng)在硬件結(jié)構(gòu)、功能特點(diǎn)、資源占用等方面全面滿足用戶設(shè)計(jì)系統(tǒng)的要求[2]。特有的Avalon總線結(jié)構(gòu)通信接口，使用戶可隨意配置32/16位總線指令集和數(shù)據(jù)通道。同時(shí)Avalon的流模式結(jié)構(gòu)還能在沒有CPU干預(yù)的情況下自動(dòng)按順序進(jìn)行數(shù)據(jù)傳輸，提高運(yùn)行速度，因此充分滿足自由立體LED顯示器對(duì)速度的要求。

2.1 LED立體顯示屏的設(shè)計(jì)

自由立體顯示是基于雙目視差原理實(shí)現(xiàn)的，有4種不同格式的圖像源，分別是SS格式、TB格式、FS格式和FrS格式。SS格式為左、右視圖列交叉顯示；TB格式、FS格式為左、右視圖行交叉顯示；FrS格式為第1幀奇數(shù)列、第2幀偶數(shù)列列交叉顯示。對(duì)應(yīng)4種不同的3D模式，其數(shù)據(jù)存儲(chǔ)方式也有所區(qū)別[3]。根據(jù)人類的視覺原理和SS格式，本設(shè)計(jì)的LED自由立體顯示屏設(shè)計(jì)成由特殊排列的紅、綠、藍(lán)子像素構(gòu)成，紅、綠、藍(lán)子像素的排列在水平方向上為自左至右均勻間隔排列構(gòu)成一個(gè)水平行，在垂直方向上為紅、綠、藍(lán)子像素各構(gòu)成一個(gè)垂直列，同樣均勻間隔排列。顯示屏上放置一塊光柵板，利用該光柵板保證觀察者通過光柵左眼只能看到顯示單元顯示的左眼圖像，而右眼只能看到顯示單元顯示的右眼圖像，從而獲得不用佩帶眼鏡就可以觀看的自由立體圖像，通過FPGA控制器驅(qū)動(dòng)顯示自由立體動(dòng)態(tài)圖像[4]。

2.2 FPGA結(jié)構(gòu)設(shè)計(jì)

本系統(tǒng)采用可以在線配置Nios軟核的FPGA芯片EP1C6QC240C8。系統(tǒng)根據(jù)自由立體LED的要求利用Avalon總線配置了32位CPU軟核以及 ROM，RAM，SRAM，F(xiàn)IFO，SDRAM和DMA等片內(nèi)外資源，用以存儲(chǔ)和快速傳輸數(shù)據(jù)，同時(shí)還專門設(shè)計(jì)了LED控制器以實(shí)現(xiàn)自由立體LED顯示功能。

系統(tǒng)硬件結(jié)構(gòu)如圖1所示。NiosⅡ主端口的時(shí)鐘是內(nèi)部總線的時(shí)鐘，本系統(tǒng)采用50 MHz，用流模式傳輸?shù)淖畲髱捘苓_(dá)到100 Mbit/s。在電路設(shè)計(jì)時(shí)，首先用硬件描述語(yǔ)言寫用戶邏輯，創(chuàng)建Alvalon Slave接口使之直接和DMA控制器的主端口相連接，完成硬件設(shè)計(jì)。再在NiosⅡIDE環(huán)境下，用C語(yǔ)言編寫DMA初始化和控制程序，使得流模式的數(shù)據(jù)傳輸在FIFO與Avalon總線的接口上，能夠做到無(wú)縫連接。

圖1 FPGA系統(tǒng)結(jié)構(gòu)圖

2.3 立體LED控制器的設(shè)計(jì)

Avalon流模式LED控制器硬件結(jié)構(gòu)如圖2所示，用硬件描述語(yǔ)言設(shè)計(jì)LED時(shí)序發(fā)生器，由于LED各個(gè)像素點(diǎn)的色彩是以RGB形式的亮度數(shù)據(jù)用二進(jìn)制數(shù)字方式存儲(chǔ)在SDRAM中的，使用D/T轉(zhuǎn)換技術(shù)[5]即亮度時(shí)間轉(zhuǎn)換技術(shù)就可以實(shí)現(xiàn)LED屏的全彩顯示。筆者設(shè)計(jì)了一個(gè)專用的函數(shù)f（i），用此函數(shù)即可統(tǒng)一控制各個(gè)像素點(diǎn)實(shí)現(xiàn)全屏幕所有像素點(diǎn)相互獨(dú)立而又同步的D/T轉(zhuǎn)換。這里，f（i）作為 LED_latch 信號(hào)。

圖2 Avalon流模式LED控制器結(jié)構(gòu)圖

因?yàn)镕IFO中的數(shù)據(jù)格式是左、右視圖列交叉顯示，因此LED控制驅(qū)動(dòng)器的設(shè)計(jì)是以列驅(qū)動(dòng)的。LED時(shí)序發(fā)生器的設(shè)計(jì)如圖3所示，將立體圖像對(duì)中左、右眼圖像幀每個(gè)像素的數(shù)據(jù)用乒乓開關(guān)控制存儲(chǔ)在FIFO緩存之中[6]，以16個(gè)列像素點(diǎn)的驅(qū)動(dòng)為例，F(xiàn)IFO緩存之中的左、右視頻數(shù)據(jù)分別各連接一個(gè)16位可預(yù)置移位寄存器，通過16個(gè)時(shí)鐘脈沖的移位產(chǎn)生16個(gè)像數(shù)的驅(qū)動(dòng)數(shù)據(jù)，由片選信號(hào)選擇顯示行數(shù)，由D/T轉(zhuǎn)換函數(shù)f（i）作為L(zhǎng)ED_latch信號(hào)鎖存，F(xiàn)IFO緩存的數(shù)據(jù)經(jīng)過8次移位即可完成1個(gè)像素的真彩驅(qū)動(dòng)。

圖3 LED時(shí)序發(fā)生器內(nèi)部結(jié)構(gòu)圖

每幀畫面顯示1個(gè)立體像素真彩信號(hào)的時(shí)間需要移位8次，即250個(gè)基本周期。如果LED大屏幕顯示器每秒最多顯示30幀，采用1/8驅(qū)動(dòng)模式和立體像素的1/2時(shí)分復(fù)用，再考慮選用16位移位鎖存LED恒流驅(qū)動(dòng)電路，實(shí)際要求的時(shí)鐘頻率為2 MHz。

3 系統(tǒng)軟件設(shè)計(jì)與仿真

軟件設(shè)計(jì)就是利用SoPC Builder生成軟件文件，用文本編輯器編寫匯編語(yǔ)言或C/C++源程序，用GUNPro將源程序編譯成可執(zhí)行文件，并通過下載電纜對(duì)可執(zhí)行程序進(jìn)行調(diào)試和運(yùn)行。軟件系統(tǒng)分為兩部分：主程序和中斷服務(wù)程序。主程序主要完成系統(tǒng)的初始化，其主要功能是：對(duì)于系統(tǒng)中的每一個(gè)微處理器，從設(shè)備都生成一個(gè)定義該設(shè)備地址的頭文件，為軟件開發(fā)創(chuàng)建存儲(chǔ)器映射文件。DMA的操作都通過中斷服務(wù)程序執(zhí)行，把需要送出的像素信息排成一行順序送出形成數(shù)據(jù)流，借助于Avalon流模式外設(shè)的設(shè)計(jì)方法，實(shí)現(xiàn)一個(gè)Avalon流模式的LED控制器。利用DMA控制器在流模式控制器和SRAM之間建立一條DMA傳送通道，讓硬件來(lái)完成像素信息的自動(dòng)讀取。軟件流程如圖4所示，部分內(nèi)部時(shí)序仿真如圖5所示。

圖4 軟件流程圖

4 小結(jié)

在本文的設(shè)計(jì)中，利用SoPC解決方案，選用NiosⅡ32位處理器，根據(jù)人類的視覺原理，將3D立體顯示SS格式數(shù)據(jù)在專門設(shè)計(jì)的帶有光柵的LED立體顯示屏上顯示出來(lái)。采用了Avalon總線的流數(shù)據(jù)傳輸結(jié)構(gòu)極大地提高了數(shù)據(jù)處理的速度，加快掃描頻率，同時(shí)專門設(shè)計(jì)了改進(jìn)型的D/T轉(zhuǎn)換技術(shù)，使得系統(tǒng)只使用一個(gè)函數(shù)就實(shí)現(xiàn)了所有像素點(diǎn)亮度的控制，極大地降低了LED時(shí)序電路發(fā)生器的復(fù)雜性。通過系統(tǒng)仿真得到了相對(duì)滿意的效果。但是在設(shè)計(jì)過程中發(fā)現(xiàn)，LED大屏幕顯示器前的光柵設(shè)計(jì)極為關(guān)鍵，包括與顯示屏的距離、光柵的具體尺寸、觀看的距離以及其間的相互關(guān)系等還有待進(jìn)一步研究。

[1] 史彩娟.基于CPLD的全彩色LED屏設(shè)計(jì)[J].電視技術(shù)，2009，33（2）：29-30.

[2] 潘松，黃繼業(yè)，曾毓，等.SOPC技術(shù)實(shí)用教程[M].北京：清華大學(xué)出版社，2004.

[3] 方勇，呂國(guó)強(qiáng)，彭良清，等.3D顯示器視頻轉(zhuǎn)換系統(tǒng)設(shè)計(jì)及其FPGA實(shí)現(xiàn)[J].液晶與顯示，2007，2（22）：94-97.

[4] 李昌.LED大尺寸自由立體顯示技術(shù)：中國(guó)，200810052752.7[P].2008-10-08.

[5] 劉曙光.LED 電子顯示屏真彩實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2001（2）：8-12.

[6] 王智，羅新民.基于乒乓操作的異步FIFO設(shè)計(jì)及VHDL實(shí)現(xiàn)[J].電子工程師，2005，31（6）：13-16.

鮑安平（1974-），工程師，碩士，主要從事DSP處理器的智能算法實(shí)現(xiàn)。