姚麗婷，談恩民

（桂林電子科技大學(xué) 電子工程學(xué)院，廣西 桂林541004）

現(xiàn)今的SOC測(cè)試設(shè)計(jì)中，面臨著許多問(wèn)題，尤其是在降低功耗方面。由于在測(cè)試模式下，功耗消耗比正常模式下高很多[1]，為了解決測(cè)試功耗問(wèn)題，許多學(xué)者從許多不同的角度進(jìn)行了各種改進(jìn)嘗試。在VLSI電路設(shè)計(jì)中，低功耗問(wèn)題已成為測(cè)試問(wèn)題的首選。在電路測(cè)試過(guò)程中由于測(cè)試向量的偽隨機(jī)特性導(dǎo)致測(cè)試效率隨測(cè)試向量的增加迅速下降，要達(dá)到一定的故障覆蓋率必須需要產(chǎn)生很長(zhǎng)的測(cè)試向量集，測(cè)試向量的偽隨機(jī)特性和無(wú)效測(cè)試向量（對(duì)故障覆蓋率沒(méi)有貢獻(xiàn)的測(cè)試向量）導(dǎo)致測(cè)試功耗增加。因此，在測(cè)試模式下電路的功耗要比正常工作模式下要高很多，可以達(dá)到兩倍以上。由于CMOS電路的測(cè)試功耗主要由電路節(jié)點(diǎn)的翻轉(zhuǎn)引起，過(guò)度頻繁的翻轉(zhuǎn)將帶來(lái)成本、可靠性、性能和驗(yàn)證等方面的問(wèn)題。由于功耗的增加，為了散發(fā)產(chǎn)生的熱量則必然要采用散熱性好但成本高的封裝工藝，增加了產(chǎn)品成本。同時(shí)集聚的熱量會(huì)導(dǎo)致硅晶失效、電子遷移等，降低了系統(tǒng)的可靠性[2]。

在BIST中常用線性反饋移位寄存器（LFSR）作為測(cè)試模式生成器（TPG）。LFSR必須產(chǎn)生很長(zhǎng)的測(cè)試矢量集才能滿足故障覆蓋率的要求，但這些矢量消耗了大量的功率。在系統(tǒng)工作模式下，應(yīng)用于給定電路的連續(xù)功能輸入矢量具有重要的相關(guān)性，而有LFSR產(chǎn)生的連續(xù)測(cè)試向量之間的相關(guān)性很低。因此，在測(cè)試期間會(huì)增加電路中節(jié)點(diǎn)的翻轉(zhuǎn)活動(dòng)，導(dǎo)致功耗的增大。

1 功耗分析

CMOS電路的功耗一般由靜態(tài)功耗和動(dòng)態(tài)功耗兩部分組成。在CMOS電路中由于各種泄漏電流的存在，從而導(dǎo)致了CMOS的靜態(tài)功耗，因?yàn)镃MOS的電路結(jié)構(gòu)決定了上下兩只互補(bǔ)晶體管只在翻轉(zhuǎn)時(shí)才全部導(dǎo)通，其他時(shí)候則總有一只處于截止?fàn)顟B(tài)，所以靜態(tài)功耗的影響并不大。而動(dòng)態(tài)功耗則是由電容充放電和短路電流功耗所構(gòu)成。對(duì)于現(xiàn)在的CMOS電路而言動(dòng)態(tài)功耗是電路功耗的主要部分，因此降低測(cè)試功耗的前提是分析和估計(jì)動(dòng)態(tài)功耗。

下面介紹幾個(gè)有關(guān)功耗的概念[2-3]：

1）總功耗 測(cè)試模式下電路節(jié)點(diǎn)翻轉(zhuǎn)次數(shù)的總和。對(duì)于電池供電的設(shè)備，它影響電池在上電自檢測(cè)試模式下的使用時(shí)間。

2）平均功耗 一段時(shí)間內(nèi)總功耗的平均值，即總功耗與時(shí)間之比。平均功耗的增加會(huì)導(dǎo)致熱載效應(yīng)，如不及時(shí)散發(fā)熱量將導(dǎo)致硅片、焊點(diǎn)以及封裝的結(jié)構(gòu)性損壞。

3）瞬時(shí)功耗 在任意特定時(shí)刻的測(cè)試功耗，一般是指一個(gè)同步時(shí)鐘周期的功耗。瞬時(shí)功耗過(guò)大可能會(huì)引起功率分配系統(tǒng)過(guò)載，導(dǎo)致供電停止。

4）峰值功耗 在任意特定時(shí)刻的最高功耗值，它決定了電路的電氣特性和熱特性的界限以及封裝形式。如果峰值功耗超過(guò)一定的界限，電路將不能正常工作。時(shí)間上，電路峰值功耗的時(shí)間窗口與該電路的熱容量有關(guān)，有時(shí)定義這一時(shí)間窗口為一個(gè)時(shí)鐘周期只是簡(jiǎn)單的假設(shè)。例如，對(duì)于一個(gè)被測(cè)電路在某個(gè)時(shí)鐘周期達(dá)到峰值功耗而其他時(shí)間都小于熱容量界限，則電路不會(huì)輕易損壞，這是由于一個(gè)周期的峰值功耗還不能將溫度提升到電路熱容量的界限，除非該峰值功耗遠(yuǎn)遠(yuǎn)超過(guò)正常值。要損壞電路硅片，高功耗必須持續(xù)多個(gè)周期。

CMOS電路的功耗主要由功能跳變、短路電流、競(jìng)爭(zhēng)冒險(xiǎn)和漏電流引起的，前三種稱為動(dòng)態(tài)功耗，它是由電路器件翻轉(zhuǎn)時(shí)負(fù)載電容充放電及短路電流構(gòu)成，被認(rèn)為是電路功耗的主要來(lái)源，某一節(jié)點(diǎn)的動(dòng)態(tài)功耗[4]：

式中，Si為此節(jié)點(diǎn)翻轉(zhuǎn)的次數(shù)，F(xiàn)i為該節(jié)點(diǎn)的扇出數(shù)，Co為單位輸出的負(fù)載電容，VDD代表電源電壓，SiFi稱為節(jié)點(diǎn)i WSA（Weighted Switching Activity）。

根據(jù)式（1）的推導(dǎo)，在測(cè)試過(guò)程中，若輸入一對(duì)連續(xù)的測(cè)試向量（Vk-1，Vk）時(shí)電路消耗的功耗為：

式中，i指電路中的所有節(jié)點(diǎn)，s（i，k）是測(cè)試向量 Vk使節(jié)點(diǎn) i產(chǎn)生的翻轉(zhuǎn)數(shù)。

如果T表示時(shí)鐘周期，則瞬時(shí)功耗Einst（Vk）就是單位時(shí)間內(nèi)連續(xù)測(cè)試向量所產(chǎn)生的功耗，即為：

若假設(shè)偽隨機(jī)測(cè)試序列的長(zhǎng)度為L(zhǎng)engthtest，那么在測(cè)試過(guò)程中電路消耗的總功耗就是k個(gè)測(cè)試向量在被測(cè)電路上所產(chǎn)生的功耗之和，表示為：

同時(shí)平均功耗為總功耗與總測(cè)試時(shí)間的比值，即：

而峰值功耗就是瞬時(shí)功耗的最大值，即：

由于電源電壓和單位輸出負(fù)載電容是定值，SiFi是功耗分析中唯一可變因素，所以WSA可作為衡量功耗的標(biāo)準(zhǔn)?？紤]電路總的測(cè)試矢量集 TP=（V1，V2,…，Vn）， 電路總的 WSA 為：

其中 i包括電路中所有的節(jié)點(diǎn)，S（i，k）為矢量 TPK引起節(jié)點(diǎn)i翻轉(zhuǎn)的次數(shù)。為了最大限度地降低CUT輸入端的跳變率，可以采用在LFSR生成的每?jī)蓚€(gè)相鄰向量之間插入n個(gè)向量（n為L(zhǎng)FSR的位數(shù)），使它們中的每一個(gè)與其前驅(qū)向量只有1位不同，這樣就可以獲得準(zhǔn)單輸入的偽隨機(jī)測(cè)試向量集（僅在LFSR產(chǎn)生下一個(gè)向量時(shí)是單跳變），使得平均功耗由于Si的減小而降低。同時(shí)保持測(cè)試集的長(zhǎng)度不變、即測(cè)試時(shí)間t不變，故電能消耗也得到縮減。

2 低功耗設(shè)計(jì)

基于以上所述，為提高測(cè)試矢量間的相關(guān)性，降低測(cè)試功耗，對(duì)LFSR結(jié)構(gòu)進(jìn)行改進(jìn)，達(dá)到減少跳變的效果，即在相鄰向量之間插入3個(gè)向量，這種設(shè)計(jì)沒(méi)有降低原序列的隨機(jī)特性，卻減少了被測(cè)電路輸入端的變化，所以達(dá)到了降低功耗的效果[5-7]。

式中， j∈{1，2，…，n}，R∈{0，1}。

Tk2也可以按照相同的方法得到。如果Ti和Tk2對(duì)應(yīng)位相同，那么Tk1的相應(yīng)位也取此值；如果不同，取隨機(jī)的R值，這種方法稱作R注入。

圖1為L(zhǎng)P-TPG結(jié)構(gòu)即Low Power LFSR，它是由en1，en2，sel1，sel2共同作用下進(jìn)行工作的。工作流程如下：

1）en1en2=10，sel1sel2=11。 LFSR 的前半部分激活，后半部分處于空置狀態(tài)。選擇sel1sel2=11，使LFSR的全部狀態(tài)得到輸出，即 Ti。

2）en1en2=00，sel1sel2=10。 LFSR 全部 處于空置 狀態(tài)。LFSR前半部分的狀態(tài)被輸送到輸出端O1到On/2，而R注入電路的輸出被輸送到輸出端 O（n/2）+1到 On。 即生成 Tk1。

3）en1en2=01，sel1sel2=11。 LFSR 的后半部分激活，前半部分處于空置狀態(tài)。LFSR的全部狀態(tài)得到輸出，即Tk2。

4）en1en2=00，sel1sel2=01。LFSR全部處于空置狀態(tài)。前半部分的R注入電路輸出被輸送到輸出端O1到On/2，LFSR后半部分的狀態(tài)直接輸出到輸出端 O（n/2）+1到 On。即生成Tk3。

5）返回步驟 1）生成 Ti+1。

8位LFSR使用LP-TPG生成向量的結(jié)果如表1所示。

表1 8位LFSR使用LP-TPG生成的向量Tab.1 Vector generated by 8-bit LFSR with LP-TPC

3 試驗(yàn)結(jié)果

將這種低功耗測(cè)試生成方案在ISCAS基準(zhǔn)電路上進(jìn)行試驗(yàn)，測(cè)試性能分析所用到的工具是：組合電路確定向量生成工具atalanta，組合電路并發(fā)故障仿真工具fsim。

試驗(yàn)前用C++編程模擬上述測(cè)試生成過(guò)程，將得到的測(cè)試向量集施加給待測(cè)電路，再計(jì)算電路功耗和故障覆蓋率。由于在測(cè)試模式下電路的功耗要比正常工作模式下要高很多，而主要是由電路節(jié)點(diǎn)的翻轉(zhuǎn)所引起的，所以經(jīng)過(guò)對(duì)LFSR結(jié)構(gòu)的改進(jìn)后，可以提高測(cè)試序列間的相關(guān)性，減少測(cè)試序列長(zhǎng)度的同時(shí)也降低輸入跳變。表2中給出了傳統(tǒng)LFSR以及改進(jìn)后的LP-TPG所產(chǎn)生的測(cè)試矢量個(gè)數(shù)以及WSA值的對(duì)比，表3則是對(duì)兩種方案所得到的結(jié)果進(jìn)行比較，從而計(jì)算出相對(duì)的降低幅度。

表2 兩種不同方案的測(cè)試生成結(jié)構(gòu)比較結(jié)果Tab.2 Results for two different test generation methods

表3 LP-TPG較LFSR功耗的降低比率Tab.3 Changes in test length，average and peak WSA compare to LFSR

從表3中的分析結(jié)果可以看出，經(jīng)過(guò)LFSR改進(jìn)的LPTPG結(jié)構(gòu)的測(cè)試矢量個(gè)數(shù)、平均功耗、峰值功耗都較之前得到了相對(duì)的提高?？梢?jiàn)傳統(tǒng)的LFSR結(jié)構(gòu)經(jīng)改進(jìn)后，性能得到提高，對(duì)測(cè)試長(zhǎng)度，測(cè)試功耗都有所改善，具有一定的發(fā)展前景，對(duì)比前后測(cè)試方案，本文提出的方案存在一定優(yōu)點(diǎn)。

4 結(jié) 論

本文提出在測(cè)試模式期間降低平均功耗和峰值功耗，利用增加測(cè)試矢量之間的相關(guān)性，提高輸入矢量的跳變率，從而達(dá)到降低功耗的效果。LP-TPG所產(chǎn)生的測(cè)試序列之間的跳變較少，不但可以降低平均功耗，而且也降低了測(cè)試中的峰值功耗，同時(shí)并不影響故障覆蓋率。因此，LP-TPG相對(duì)于傳統(tǒng)的LFSR結(jié)構(gòu)更高效。

[1]Zorian Y.A distributed BIST control scheme for complex VLSI devices[J].In Proc：VLSI Test Symp，1993（VTS’93）：4-9.

[2]Girard P.Survey of low-power testing of VLSI circuit[J].IEEE Design&Test of Computers，2002，19（3）：82-92.

[3]Girard P，Guiller L，Landrault C，et al.A modified clock scheme for a low power BIST test pattern generator[J].In Proc：VLSI Test Symp，2001（VTS’01）：306-311.

[4]Wang S，Gupta S.DS-LFSR：A new BIST TPG for low heat dissipation[J].In Proc.Int.Test Conf，1997，（ITC’97）：848-857.

[5]LI Jie.A new BIST structure for low power testing[J].in Proc.IEEE.2003：1183-1185.

[6]何蓉暉，李曉維，宮云戰(zhàn).一種低功耗BIST測(cè)試產(chǎn)生器方案[J].微電子學(xué)與計(jì)算機(jī)，2003，20（2）：36-39.

HE Rong-hui，LI Xiao-wei，GONG Yun-zhan.A low-power BIST test generator program[J].Microelectronics and Computer，2003，20（2）：36-39.

[7]陳衛(wèi)兵.一種新的低功耗BIST測(cè)試生成器設(shè)計(jì)[J].集成電路與元器件，2004，11（2），62-63.

CHEN Wei-bing.A new low-power BIST test generator design[J].Volume IC and Components，2004，11（2），62-63.