李海軍, 邳志剛, 邊 莉

(黑龍江科技學院 電氣與信息工程學院,哈爾濱 150027)

數(shù)字通信系統(tǒng)相位均衡濾波器的 FPGA實現(xiàn)

李海軍, 邳志剛, 邊 莉

(黑龍江科技學院 電氣與信息工程學院,哈爾濱 150027)

為校正數(shù)字信號傳輸中的相移畸變,針對 CDMA通信系統(tǒng)基帶到射頻輸出部分,設計一種基于 FPGA實現(xiàn)的相位均衡濾波器。該濾波器由反饋延遲、查找表、加法器和解復用輸出模塊組成。仿真結果表明,該濾波器符合全通均衡濾波器的特性,可較好地修正相移畸變,節(jié)省 FPGA資源。該相位均衡濾波器實現(xiàn)方法可應用于數(shù)字通信系統(tǒng)。

濾波器;FPGA;相移畸變;仿真

Abstract:This paper proposes a FPGA-based phase equilibrium filter designed to correct phase distortion in the digital signal tran smission occurring between baseband and radiofrequency output in CDMA communication system.The filter is composed of feedback delay,lookup tables,adder and demultiplexer outputmodule.The simulation shows that this filter,consistent with characteristics of all-pass equalization filter,enables a better rectification of the distortion on phase-shift and economy in the FPGA resources.The filter can find application in the digital communication system.

Key words:filter;FPGA;phase distortion;simulation

0 引 言

信號在傳輸中會產(chǎn)生幅度畸變、相移畸變。對于模擬信號,由于人耳對相移變化的感覺不靈敏,一般可不考慮相移畸變問題[1]。但在數(shù)字信號傳輸中,相移畸變的影響比幅度畸變大,所以,除了校正幅度畸變外,還需校正相移畸變?；诖?筆者針對CDMA基站設計一種基于現(xiàn)場可編程門陣列 (FPGA)實現(xiàn)的相位平衡濾波器,以期較好的校正相移

畸變,盡量減少 FPGA內部資源的占用。

1 相位均衡濾波器的 FPGA實現(xiàn)

1.1 原理

為了對信號進行預畸變,在 CDMA基站系統(tǒng)的基帶到射頻輸出部分加入相位均衡濾波器[2],其傳輸函數(shù)

其中,α =3.16,ω0=2π ×3.15 ×105。經(jīng)轉換,得H(Z)表達式

較簡單的實現(xiàn)方法是每一位 x(n)利用一個乘法器,但這樣將過多地占用 FPGA的內部資源。為此,筆者采用查找表 (LUT)結構,將卷積運算轉化為查找表,再用移位求和的方法實現(xiàn)[3-4]。

假設 x(n)和 h(n)均是無符號整型二進制數(shù),位寬為 2 bit,取值如下:

其卷積運算過程如圖 1所示。

圖 1 卷積運算過程Fig.1 Convolution computation process

由圖 1可見,卷積運算可以縱向、橫向分別實現(xiàn)。中間數(shù)據(jù) P1(n)是乘數(shù) x(n)的最低位比特與h(n)相乘的結果,其值只可能是 0或 h(n),這是因為二進制的取值只有 0和 1。進一步考慮,中間數(shù)據(jù) P1(n)和 P2(n)的值 100和 011是由不同的h(n)之和構成,如何選擇 h(n)是由乘數(shù) x(n)的相同位的比特決定的。如圖 1中 x(n)的最低位為 1001,則P1(n)的值為 h(1)+h(4);其高位為 1010,則P1(n)的值為 h(1)+h(3)。利用查找表結構[5],預先將 h(n)的各種組合 (在本例中從 0000到 1111共16種)存入查找表,可將原需四次乘法和三次加法的卷積運算轉化為一次加法運算。圖 2給出了查找表實現(xiàn)結構。

對式 (1)進行逆 Z變換,可以得到濾波器公式

圖 2 查找表實現(xiàn)結構Fig.2 I mplementation structure on look-up-table

1.2 復用實現(xiàn)

濾波器的前饋和反饋單元系數(shù)存在對稱關系,故可將式(2)進一步簡化為

根據(jù)式(3),在卷積運算之前將對應的前反饋信號合并,可以節(jié)省 50%以上的資源[6]。

該濾波器采用流水線處理結構,輸入信號共分六組,每組信號的速率為 chip2,可以應用復用技術進一步減少 FPGA資源的占用。

由于 FPGA主頻采用 chip16(chip2的 8倍),在其時鐘周期內,可以復用八路信號,現(xiàn)在只有六組信號,故需在一個 chip2時鐘周期內填充兩個無用數(shù)據(jù),使得數(shù)字合并部分的延遲與信道板數(shù)目、信號復用的形式與所采用的同步信號相關,以便在解復用時在對應管腳輸出正確數(shù)據(jù)。

2 模塊設計

采用模塊化思想設計該相位均衡濾波器,模塊劃分如圖 3所示。

圖 3 相位均衡濾波器模塊劃分Fig.3 M odule division of phase equalizer

相位均衡濾波器主要包括前饋、反饋延遲單元,LUT、ROM,級連求和三大模塊。

(1)前饋和反饋延遲單元。該模塊可用移位寄存器實現(xiàn)。正常前反饋單元僅需兩組移存器,該濾波器的信號輸入是復用形式,即 A I1-AQ1-B I1-BQ1-CI1-CQ1-X-X-A I2-AQ2-B I2-BQ2-CI2-CQ2-X-X(ABC代表α、β、γ扇區(qū),X代表無用數(shù)據(jù)),其前反饋單元需用 32組移存器。輸入數(shù)據(jù)寬度為 16位,速率 chip16。

(2)LUT和 ROM。查找表結構既可以用 PLD中的 Lcell實現(xiàn),也可以用 EAB(內嵌 ROM陣列塊)實現(xiàn)。為使 EAB和片內資源的利用率達到最大,采用一部分用 EAB、另一部分用 LUT實現(xiàn)的方案。

(3)級連求和。求和部分為一加法樹,對應xin高位比特查找表的輸出要乘以相應的權值 (對二進制數(shù)左移)后再相加。模塊輸出 16 bit的濾波信號后,相對于輸入具有一個 chip2時鐘周期的延遲。

3 模塊實現(xiàn)

該濾波器主要由反饋延遲模塊、查找表模塊和加法器模塊等組成,其結構如圖 4所示。

圖 4 相位均衡濾波器 FPGA實現(xiàn)結構Fig.4 I mplementation structure of phase equilibrium based on FPGA

3.1 反饋延遲模塊

反饋延遲模塊根據(jù)式 (3)將輸入的前向數(shù)據(jù)(A I、AQ、B I、BQ、CI、CQ)和輸出的濾波數(shù)據(jù)做相應的延遲 (注意每一幀數(shù)據(jù)是由八個 16 bits數(shù)據(jù)復用組成的,如果按式 (3)延遲兩拍需要 16個級連的 D觸發(fā)器組),并在幀頭信號 FRAME指示下將濾波數(shù)據(jù)并行輸出到解復用模塊。再將延遲后的數(shù)據(jù)相減,即可得到兩個查找表的輸入地址。濾波器的輸出數(shù)據(jù)是八個數(shù)據(jù)復用,有一拍和兩拍的延遲,實現(xiàn)上采用 D觸發(fā)器組延遲的方式。當復用數(shù)據(jù)的幀頭信號到來時,根據(jù)不同的延遲次序將數(shù)據(jù)解復用后輸出。輸出濾波后數(shù)據(jù)時,需根據(jù)數(shù)據(jù)的符號位采取防錯措施。這是因為數(shù)據(jù)是按二進制補碼方式表示的,其最高位是符號位的擴展位,也就是說只有正 00和負 11兩種情況,如果數(shù)據(jù)發(fā)生溢出,其最高位可能變?yōu)?10或者 01的錯誤狀態(tài)。

3.2 查找表模塊

查找表模塊由五個 MAXPLUS內部產(chǎn)生的LPM-ROM組成,ROM的容量為 256＊16。查找表的輸入是反饋延遲模塊的輸出。根據(jù)輸入的地址將數(shù)據(jù)送出,完成部分乘法器的功能。查找表的地址按以下的方式組成:PREADD1[19..0]的低四位、PREADD2[19..0]的低四位組成第一個查找表的輸入地址,對應的 ROM中的內容是 PREADD1四位、PREADD2四位與相應的兩個系數(shù)的乘積之和。低16位的 ROM的內容相同,高四位由于涉及到符號位,故需做不同的處理。

3.3 加法樹模塊

加法器模塊是一個加法樹,將查找表輸出的數(shù)據(jù)加上不同的權值,按照一定的次序相加,得到濾波器的輸出數(shù)據(jù)。EAB1[15..0]、EAB2[15..0]、EAB3[15..0]、EAB4[15..0]、EAB5[15..0]分別對應 PREADD1和 PREADD2的四位地址,在對濾波器卷積結果求和時,EAB1～EAB5應該乘以或者除以不同的權值,即左右移位,再進行加法運算,從而得到正確的結果。

3.4 解復用輸出模塊

解復用輸出模塊由三個相同的解復用模塊組成,每一個模塊對應一個扇區(qū)的兩路信號。每個解復用模塊利用一個三位的計數(shù)器,將并行的 16 bit數(shù)據(jù)轉化為串行的 2 bit數(shù)據(jù)。送出的是 2 bit數(shù)據(jù)流。在數(shù)據(jù)流傳輸過程中加入同步信號,以表示一個數(shù)據(jù)的開始,同時,對輸出的 I、Q兩路共 4 bit的數(shù)據(jù)流進行奇偶校驗。

4 仿 真

圖 5為該濾波器仿真結果,其中濾波器輸入數(shù)據(jù)包含各種頻率分量的數(shù)據(jù)流。

從圖 5可以看出,該濾波器符合全通均衡濾波器的特性,可較好的校正相移畸變。

圖 5 濾波器仿真結果Fig.5 Filter s imulation result

5 結束語

數(shù)字信號在傳輸中的相移畸變較幅度畸變影響大。為此,筆者針對 CDMA通信系統(tǒng)基帶到射頻輸出部分,設計一種基于 FPGA實現(xiàn)的相位均衡濾波器。通過簡化濾波器公式,運用復用技術,減少了FPGA資源的占用。仿真驗證該濾波器符合全通均衡濾波器的特性,可較好地校正相移畸變,具有推廣應用價值。

[1] 尼俊紅,劉澤民.基于 FIR多率濾波器組的盲信道估計方法的改進[J].信息與電子工程,2007(3):161-164.

[2] 王 靜,魚云岐.基于 FPGA的 FIR數(shù)字濾波器設計與仿真[J].國外電子元器件,2008(11):90-92.

[3] 張光法.基于 FPGA和Matlab的均衡濾波器設計與實現(xiàn)[J].艦船電子工程,2009(7):204-207.

[4] 仰繼連,曾以成,徐茂林.設計有限字長 FIR數(shù)字濾波器的螞蟻算法[J].數(shù)據(jù)采集與處理,2009(3):375-379.

[5] 朱 武,張佳民,張智明.基于并行結構分布式算法的 FIR濾波器設計[J].電子測量與儀器學報,2007(4):87-92.

[6] 張松華,陸秀令.IIR數(shù)字濾波器的粒子群優(yōu)化設計方法[J].信息與電子工程,2007(4):271-274.

(編輯 荀海鑫)

FPGA implementation of filter with phase equalizer in digital communication system

L I Haijun, PI Zhigang, B IAN L i
(College of Electric&Infor mation Engineering,Heilongjiang Institute of Science&Technology,Harbin 150027,China)

TN919.64

A

1671-0118(2010)05-0383-04

2010-09-06

黑龍江省教育廳科學技術研究項目(11541314)

李海軍 (1971-),男,吉林省扶余人,副教授,碩士,研究方向:電子信息工程,E-mail:lhjlhj4@yahoo.com.cn。