丁 丹

(裝備指揮技術(shù)學(xué)院光電裝備系,北京 101416)

1 引 言

在突發(fā)模式通信中,信號的持續(xù)時間較短,接收端所面臨的難題是既快又準(zhǔn)地找出最佳判決點(diǎn)。突發(fā)模式下位同步應(yīng)該基于這樣的思想:收發(fā)兩端的頻率源工作在穩(wěn)定、獨(dú)立的頻率上,定時誤差的提取由數(shù)字信號處理算法來完成,誤差信號不再反饋去控制NCO,而是用來驅(qū)動相應(yīng)的算法,從接收信號中估計(jì)定時誤差,獲取近似最佳的判決值,但相關(guān)文獻(xiàn)[1,2]所研究的方法往往過于復(fù)雜,難于硬件實(shí)現(xiàn)。本文研究的最大平均功率 (Maximum Mean Power Estimation,MMPE)位同步方法利用接收信號中平均功率最大的采樣時刻來估計(jì)最佳采樣點(diǎn),易于硬件實(shí)現(xiàn)。

2 MMPE位同步方法的理論分析

應(yīng)用項(xiàng)目中,調(diào)制方式為 PSK,數(shù)據(jù)率為256 kbit/s。接收端PSK中頻信號經(jīng)過下變頻、成形后的基帶信號為

采樣信號r(k)的功率為

因?yàn)榱憔蹈咚拱自肼暸c符號是相互獨(dú)立的,所以上式可化簡為

上式說明功率的期望值與載波頻偏、相位無關(guān),只與系統(tǒng)的沖激響應(yīng)和時延有關(guān)。當(dāng)收發(fā)兩端的濾波器共軛匹配且g(kT0)滿足Nyquist第一準(zhǔn)則時,最大平均功率輸出時刻就對應(yīng)了最佳判決時刻。所求的最佳判決時刻為

對應(yīng)的最大平均功率為

3 觀察區(qū)間長度L的選取

現(xiàn)在通過MATLAB仿真[4]來討論如何選取合適的觀察區(qū)間長度L。先產(chǎn)生L個0、1交替的符號,每符號10個采樣點(diǎn),用滾降系數(shù)為0.35的升余弦濾波器對其成形(可以通過設(shè)定固定延時來規(guī)定最佳判決點(diǎn)的位置),并加上高斯白噪聲,來模擬接收端成形后的基帶信號。在這 L(取6、10、14、18)個符號內(nèi)計(jì)算平均功率分布,取平均功率最大的采樣點(diǎn)為判決點(diǎn),重復(fù)運(yùn)行10000次。圖1和圖2分別顯示了不同信噪比、不同L條件下取到最佳判決點(diǎn)的概率以及最大定時偏差。

圖1 不同信噪比、不同L條件下取到最佳判決點(diǎn)的概率Fig.1 The probability of getting the best decision point under different SNR and L

圖2 不同信噪比、不同L條件下的最大定時偏差Fig.2 The maximum timing difference under different SNR and L

由仿真結(jié)果可看出:L越長,位同步精度越高,但同時也會導(dǎo)致軟、硬件資源的消耗越大,所以需折衷選擇L。仿真結(jié)果顯示,若取L=10,則在信噪比不小于10dB時,取到最佳判決點(diǎn)的概率不小于80%,定時偏差不大于符號周期的10%,滿足一般工程實(shí)踐的要求,而且經(jīng)過下變頻、濾波抽取、成形濾波后,噪聲功率已大為減弱,所以這里選擇L=10。

4 MMPE位同步方法的實(shí)現(xiàn)

用FPGA和DSP配合實(shí)現(xiàn)MMPE算法,如圖3所示。FPGA選用Altera公司Cyclone IV系列中的EP4CE30,DSP選用TI公司的TMS320VC6416。符號時鐘和判決脈沖都由采樣時鐘10分頻得到,10分頻器是可編程的,它根據(jù)DSP寫入的最佳判決位置來調(diào)整判決脈沖的相位,使得判決脈沖的上升沿對應(yīng)最佳判決點(diǎn)。I、Q兩路的內(nèi)插結(jié)果在采樣時鐘的觸發(fā)下進(jìn)行I2+Q2運(yùn)算,得到當(dāng)前采樣點(diǎn)的功率,此功率值在采樣時鐘的觸發(fā)下依次經(jīng)過10級延遲器,這樣在每符號周期末,10級延遲器就分別記錄了該符號周期內(nèi)10個采樣點(diǎn)的功率值。這時由10個累加器分別對10個采樣點(diǎn)的功率值進(jìn)行一次累加,累加器的觸發(fā)時鐘為符號時鐘,每幀開始時由DSP對累加器清零,10個符號的前導(dǎo)信息接收完畢時所有的累加器都進(jìn)行了10次累加,其結(jié)果P1～P10分別為各采樣點(diǎn)平均功率的10倍。這時DSP往FPGA中的多任務(wù)器寫相應(yīng)的選擇控制字,來順序讀取P1～P10,并比較它們的大小,最大值點(diǎn)即為最佳判決點(diǎn),最后將最佳判決位置寫入10分頻器。

圖3 MMPE算法的FPGA+DSP實(shí)現(xiàn)Fig.3 The implementation ofmmPE based on FPGA and DSP

圖4 判決脈沖上升沿抖動范圍實(shí)測圖Fig.4 The measured dithering range of decision pulse high event

用示波器觀測位同步的精度,對判決脈沖上升沿處進(jìn)行局部放大并顯示其包絡(luò),如圖4所示。兩條垂直光標(biāo)間的范圍代表上升沿的抖動軌跡,示波器顯示上升沿抖動范圍在304 ns以內(nèi),而符號周期為1/256=3.9 μ s,所以時鐘抖動小于符號周期的8%,與仿真結(jié)果吻合,完全滿足正確判決的要求。

5 結(jié) 語

最大平均功率位同步方法以平均功率最大的采樣點(diǎn)為判決點(diǎn),利用一定長度的前導(dǎo)信息可以一次性找到最佳判決點(diǎn),鎖定速度快,且實(shí)現(xiàn)方法簡單、易于數(shù)字化硬件實(shí)現(xiàn)。此方法適用于各種突發(fā)模式通信系統(tǒng),已成功應(yīng)用于某型戰(zhàn)場單兵偵察系統(tǒng),獲得了良好效果。其缺點(diǎn)是位同步的精度同軟、硬件資源的消耗成正比,需折衷考慮。

[1]王勇,屈晨陽.一種適用于全數(shù)字接收機(jī)的位同步系統(tǒng)的設(shè)計(jì)[J].微計(jì)算機(jī)信息,2010(23):164-165.WANG Yong,QU Chen-yang.The Design of a Symbol Timing Synchronization System for All Digital Receiver[J].Microcomputer Information,2010(23):164-165.(in Chinese)

[2]陳寅芳,朱勇,曹彥武.基于FPGA的突發(fā)誤碼測試儀的設(shè)計(jì)[J].光通信技術(shù),2010,34(4):45-48.CHEN Yin-fang,ZHU Yong,CAO Yan-wu.The design of burst error detector based on FPGA[J].Optical Communication Technology,2010,34(4):45-48.(in Chinese)

[3]樊昌信,曹麗娜.通信原理[M].北京:國防工業(yè)出版社,2009:51.FAN Chang-xin,CAO Li-na.Communication Theory[M].Beijing:National Defense Industry Press,2009:51.(in Chinese)

[4]趙剛.擴(kuò)頻通信系統(tǒng)實(shí)用仿真技術(shù)[M].北京:國防工業(yè)出版社,2009:11-27.ZHAO Gang.The simulation technology of spread spectrum communication system[M].Beijing:National Defense Industry Press,2009:11-27.(in Chinese)