譚永良,吳文仕

(1.江門市華凱科技有限公司，廣東江門529100；2.深圳市潤(rùn)迅通信集團(tuán)有限公司，廣東深圳518023)

AT24C系列EEPROM集成電路的最大優(yōu)點(diǎn)是可直接用電信號(hào)進(jìn)行擦除和寫入，加之較低的工作電壓，長(zhǎng)達(dá)100年的數(shù)據(jù)保存能力，因而被廣泛應(yīng)用于如電視，電子時(shí)鐘，IC卡等需進(jìn)行數(shù)據(jù)存儲(chǔ)的電器中。隨著電器的智能化，存儲(chǔ)集成電路的需求越來(lái)越大，存儲(chǔ)集成電路的好壞顯得越來(lái)越重要。

AT24C系列集成電路的容量一般在幾十kbit以內(nèi)，相對(duì)于大容量存儲(chǔ)集成電路，對(duì)其測(cè)試耗時(shí)并不是很長(zhǎng)。但在中小型芯片測(cè)試企業(yè)中，時(shí)間對(duì)企業(yè)而言就是生命，如何在量產(chǎn)測(cè)試下取得較高的經(jīng)濟(jì)效益，測(cè)試時(shí)間就成了重中之重。本文將論述如何用最有效的方法去對(duì)AT24C系列集成電路進(jìn)行快速而準(zhǔn)確的測(cè)試，以提高國(guó)內(nèi)小容量存儲(chǔ)器電路的生產(chǎn)能力，降低產(chǎn)品成本，提高經(jīng)濟(jì)效益和社會(huì)效益。

1 測(cè)試方法

根據(jù)EEPROM集成電路的技術(shù)特點(diǎn)，AT24系列集成電路有單個(gè)單元和連續(xù)多個(gè)單元兩種不同的讀寫方式。如何在選擇合適的操作方式去進(jìn)行數(shù)據(jù)的寫入讀出操作是測(cè)試的重點(diǎn)。以下就幾個(gè)可以提高測(cè)試速度的問(wèn)題進(jìn)行探討。

圖1 緩沖器容量測(cè)試

1.1 分頁(yè)測(cè)試

AT24系列集成電路的頁(yè)寫功能是一項(xiàng)快速的寫入方式，其原理就是把準(zhǔn)備寫進(jìn)的數(shù)據(jù)放在一個(gè)數(shù)據(jù)緩沖器中，然后再通過(guò)內(nèi)部操作寫到指定的存儲(chǔ)單元中（見(jiàn)圖1）。筆者通過(guò)對(duì)不同廠家生產(chǎn)的同型號(hào)的AT24系列集成電路進(jìn)行測(cè)試發(fā)現(xiàn)，每一家所生產(chǎn)的電路數(shù)據(jù)緩沖器大小不盡相同，如AT24C32，有的內(nèi)部數(shù)據(jù)緩沖器容量達(dá)到32bit，而有的則只有16bit或者更少的8bit，但通用的AT24系列集成電路數(shù)據(jù)手冊(cè)并不能準(zhǔn)確地提供每一家廠家的確定的數(shù)據(jù)緩沖器容量值。數(shù)據(jù)緩沖器的大小決定著對(duì)集成電路的寫入速度，但許多測(cè)試程序開(kāi)發(fā)者往往參照器件手冊(cè)去確定緩沖器的大小，如果集成電路的實(shí)際緩沖器容量比手冊(cè)提供的數(shù)值小，就會(huì)出現(xiàn)寫入錯(cuò)誤。有的開(kāi)發(fā)者則為確保能測(cè)試通過(guò)采用最小緩沖器容量去進(jìn)行測(cè)試，即采取單字節(jié)寫入方式，如此一來(lái)，對(duì)一顆AT24C32來(lái)講其測(cè)試時(shí)間將至多增加4倍。為此，作為測(cè)試程序開(kāi)發(fā)者來(lái)說(shuō)，在對(duì)AT24系列集成電路進(jìn)行測(cè)試之前有必要進(jìn)行數(shù)據(jù)緩沖器大小的測(cè)定。具體方法為：先預(yù)設(shè)集成電路的數(shù)據(jù)緩沖器為較大的字節(jié)數(shù)，對(duì)集成電路進(jìn)行寫和讀操作，如果不能正確寫入數(shù)據(jù)，則相應(yīng)減少每次所寫入的字節(jié)數(shù)，直到集成電路能正確地讀寫為止。筆者使用的測(cè)試機(jī)臺(tái)為臺(tái)灣某公司的數(shù)字測(cè)試設(shè)備，其能方便地對(duì)每次寫入的數(shù)據(jù)字節(jié)進(jìn)行設(shè)定，使得對(duì)不同廠家的AT24C系列集成電路的測(cè)試均能達(dá)到最快的讀寫速度。

1.2 讀方式的選擇

AT24系列集成電路的讀方式有當(dāng)前地址讀，隨機(jī)地址讀和順序地址讀三種數(shù)據(jù)讀取方式。其中順序地址讀在集成電路測(cè)試中起到關(guān)健作用。順序地址讀時(shí)序圖如圖2所示。

圖2 順序地址讀時(shí)序

從圖中可知，只要在讀取數(shù)據(jù)前指定一個(gè)數(shù)據(jù)地址，則在此地址和此地址以后的數(shù)據(jù)可以順序地從數(shù)據(jù)線中輸出。數(shù)據(jù)輸出是順序的，來(lái)自地址n的數(shù)據(jù)后是來(lái)自地址n+1的數(shù)據(jù)。讀操作的地址計(jì)數(shù)器所有地址均可增量，允許在一次操作期間內(nèi)連續(xù)讀出整個(gè)存儲(chǔ)器的內(nèi)容。利用這個(gè)功能可以快速地讀出器件的內(nèi)容，這在對(duì)集成電路的固定數(shù)據(jù)測(cè)試中發(fā)揮重要作用。如測(cè)試集成電路是否已全正確寫入“55”，其PATTERN如圖3(該P(yáng)ATTERN為臺(tái)灣某型號(hào)數(shù)字測(cè)試機(jī)專用，下同)：但需注意的是，地址的自增功能并不是所有類型的AT24C系列集成電路都一樣，如AT24C16以下容量的AT24C系列集成電路，它們?cè)诘刂房臻g的末尾，計(jì)數(shù)器會(huì)翻轉(zhuǎn)至地址0，繼續(xù)輸出地址0以下的數(shù)據(jù)。但AT24C32，AT24C64等較大容量的集成電路當(dāng)計(jì)數(shù)器到達(dá)空間末尾時(shí)，其計(jì)數(shù)器并不會(huì)翻轉(zhuǎn)至0，而是繼續(xù)指向一個(gè)地址，這此地址是無(wú)效的，其返回的數(shù)據(jù)也是無(wú)效的，這點(diǎn)需要特別注意。

圖3 固定數(shù)據(jù)讀取

1.3 寫周期時(shí)間的最少化

圖4是AT24C系列集成電路的寫時(shí)序圖。

圖4 寫時(shí)序圖

從圖中可以看出每一次的寫操作之后均需要一個(gè)等待時(shí)間，這個(gè)時(shí)間被稱作寫周期時(shí)間，它是器件內(nèi)部擦除/編程周期的時(shí)間。查詢芯片手冊(cè)可知其值在5～10ms之間，筆者經(jīng)過(guò)長(zhǎng)期的測(cè)試發(fā)現(xiàn)不同廠家的芯片的周期時(shí)間不盡相同，相差較大。如何在測(cè)試過(guò)程中盡量減小等待時(shí)間成了測(cè)試的重點(diǎn)。許多測(cè)試程序開(kāi)發(fā)者往往采用延時(shí)等待的方法去處理這個(gè)寫周期時(shí)間的等待，這樣做一來(lái)浪費(fèi)了不必要的測(cè)試時(shí)間，另一方面，如果集成電路實(shí)際寫周期時(shí)間比延時(shí)的時(shí)間長(zhǎng)，則集成電路將不能通過(guò)測(cè)試。為了解決這個(gè)問(wèn)題，可利用集成電路在內(nèi)部寫操作期間內(nèi)禁止數(shù)據(jù)輸入這一技術(shù)特點(diǎn)進(jìn)行器件的忙查詢。具體操作見(jiàn)圖5。其原理是在寫周期時(shí)間內(nèi)對(duì)器件發(fā)送起始信號(hào)和從地址(1010，A2 A1 A0R/W)，然后測(cè)試器件是否有應(yīng)答信號(hào)的產(chǎn)生，如果沒(méi)有，則器件還處于忙狀態(tài)，則繼續(xù)對(duì)器件進(jìn)行寫操作，一旦出現(xiàn)應(yīng)答信號(hào)，則器件內(nèi)部寫操作完成，可立即對(duì)器件進(jìn)行下一步的輸入操作。

這樣做的好處就是在內(nèi)部寫操作完成之時(shí)即時(shí)可以進(jìn)行其它有用的操作，不必花費(fèi)不必要的等待時(shí)間。

圖5 應(yīng)答查詢

2 測(cè)試流程

為保證測(cè)試通過(guò)的集成電路能正常工作，一個(gè)完整的測(cè)試流程是必不可少的，決定著測(cè)試的準(zhǔn)確性?，F(xiàn)就所需測(cè)試項(xiàng)目作一介紹。

（1）直流參數(shù)測(cè)試，測(cè)試器件的各項(xiàng)基本直流參數(shù)。

（2）器件讀寫測(cè)試：

a) 隨機(jī)數(shù)據(jù)測(cè)試。測(cè)試集成電路對(duì)隨機(jī)數(shù)讀寫的正確性。

b) 低工作電壓測(cè)試，AT24C系列集成電路工作的電壓范圍一般在2～6 V之間，有的可低至1.8 V，為確保電路在低電壓下也能正常工作，故測(cè)試電壓一般分1.8 V，2.7 V，5 V等幾個(gè)電壓檔位。

c) 寫保護(hù)測(cè)試，AT24C系列集成電路均有寫保護(hù)功能，一旦保護(hù)引腳置高電平，則禁止對(duì)器件的寫操作。

d) 器件地址輸入端功能測(cè)試。AT24C系列集成電路的器件地址輸入引腳用于多個(gè)器件并聯(lián)時(shí)設(shè)置器件的地址。測(cè)試方法為：故意設(shè)定某一地址輸入端為高電平，而數(shù)據(jù)的輸入的從地址則為1010 0000（該設(shè)定表示要訪問(wèn)的是從機(jī)地址為輸入引腳全為低電平的器件），測(cè)試數(shù)據(jù)輸出端信號(hào)，如果有應(yīng)答信號(hào)，則表明該地址輸入端功能失效。參考PATTERN如右圖。設(shè)定A 0為 1（高電平），輸入數(shù)據(jù) 10100000，A 0功能正常時(shí)，SDA端在最后一行應(yīng)輸出高電平（無(wú)應(yīng)答信號(hào)）。

e) 固定數(shù)據(jù)讀寫測(cè)試。為了保證集成電路內(nèi)所有存儲(chǔ)字節(jié)都能正常讀寫，需對(duì)所有存儲(chǔ)字節(jié)進(jìn)行讀寫操作。為確保所寫入的數(shù)據(jù)能保證每一個(gè)存儲(chǔ)單元都能完成“0”或“1”的讀寫，筆者建議寫入的數(shù)據(jù)為“55”或“AA”，另外考慮到可能出現(xiàn)的相鄰存儲(chǔ)單元的干擾問(wèn)題，建議前一個(gè)字節(jié)寫“55”，后一個(gè)字節(jié)寫“AA”，即寫入的數(shù)據(jù)為“55AA55AA55……”或“AA55AA55AA55……”。

f) 圖6是整個(gè)流程框圖。

圖6 測(cè)試流程圖

3 更多的測(cè)試項(xiàng)

如果對(duì)芯片的測(cè)試具有更高的要求，則除上述的測(cè)試項(xiàng)目外，還應(yīng)進(jìn)行交流參數(shù)及其它的直流參數(shù)的測(cè)試，如上升下降沿時(shí)間等參數(shù)，這些都不在本文討論之列，有興趣的讀者可自已查閱相關(guān)資料。

4 測(cè)試效果

經(jīng)長(zhǎng)期的實(shí)際測(cè)試，用上所述方法在相同測(cè)試頻率及相同測(cè)試項(xiàng)下測(cè)試，其速度比同類測(cè)試設(shè)備快，而且準(zhǔn)確率甚高。

［1］ 時(shí)萬(wàn)春.現(xiàn)代集成電路測(cè)試技術(shù)[M].北京：化學(xué)工業(yè)出版社，2006.

［2］ 俞建峰，陳翔，楊雪瑛.我國(guó)集成電路測(cè)試技術(shù)現(xiàn)狀及發(fā)展策略[J].中國(guó)測(cè)試，2009，35(3)：1-5.

［3］ 戴春翟，李曉靜，張侃諭.集成電路測(cè)試系統(tǒng)通用測(cè)試軟件的研究與設(shè)計(jì)[J].電子測(cè)量技術(shù)，2010，33(1)：133-135.