目前，多家芯片制造商和歐洲的一些研究機(jī)構(gòu)已經(jīng)組織起來，目的在于找出新的微處理器設(shè)計(jì)方法，從而降低處理器使用過程中的能耗并減少其在待機(jī)狀態(tài)下的能耗。

該研究項(xiàng)目被稱為Steeper，其目標(biāo)是幾乎完全消除芯片在待機(jī)模式下的處理器功耗，并且將其使用狀態(tài)下的功耗降低10倍。

瑞士的洛桑聯(lián)邦工藝學(xué)院(EPFL)正在協(xié)調(diào)該項(xiàng)目，另外還有IBM公司的蘇黎世研究實(shí)驗(yàn)室、Infineon T echnologies公司和Global Foundries都為該項(xiàng)目提供專業(yè)協(xié)助，同時(shí)還有6家歐洲研究機(jī)構(gòu)也參與到該項(xiàng)目中來(據(jù)該聲明稱，Global Foundries是否參與尚未最終確定)。歐盟的歐洲委員會(huì)第七次框架方案將為該項(xiàng)目提供資金支持。

EPFL項(xiàng)目協(xié)調(diào)員Adrian Lonescu說：“我們的構(gòu)想是共享這項(xiàng)研究，使制造商能夠制造出完美的電子產(chǎn)品——即在睡眠模式下耗電量幾乎可忽略不計(jì)的計(jì)算機(jī)。我們將這種計(jì)算機(jī)稱為零瓦PC。”這項(xiàng)設(shè)計(jì)還可以應(yīng)用于移動(dòng)電子設(shè)備處理器，以及需要延長(zhǎng)電池壽命的各種領(lǐng)域中。

這項(xiàng)為期3年的項(xiàng)目將研究標(biāo)準(zhǔn)互補(bǔ)型金屬氧化物半導(dǎo)體(CM OS)的替代設(shè)計(jì)，現(xiàn)有的市售計(jì)算芯片使用的幾乎都是這種設(shè)計(jì)。新的方法將使用基于納米布線的隧道場(chǎng)效應(yīng)晶體管(T FET)來替代原來的CM OS芯片中使用的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(M OSFET)。

這些研究人員指出，設(shè)計(jì)良好的T FET可以降低芯片的總體能耗要求，幾乎消除待機(jī)模式下使用的功率。

待機(jī)模式下的不必要功耗是歐盟尤其關(guān)切的問題。即使是在待機(jī)模式下，處理器仍在消耗少量電能，這就像關(guān)得很緊的水龍頭也會(huì)有水慢慢滴出一樣。歐盟估計(jì)，在家庭和辦公環(huán)境中，待機(jī)模式所消耗的電能占所有的電能消耗中10%左右。

研究人員希望新的設(shè)計(jì)能夠?qū)⒕w管的大門關(guān)得更緊，從而減少電力泄漏，同時(shí)還要讓打開大門所需的電壓更低。具體而言，研究人員希望將芯片的工作電壓降低至0.5 V，大約比目前處理器電壓要低一個(gè)數(shù)量級(jí)。

T FET將采用硅和硅-鍺材料制成，并將利用量子機(jī)械頻帶至頻帶隧道技術(shù)來實(shí)現(xiàn)更高效的開關(guān)能力。這些半導(dǎo)體納米布線只有幾個(gè)納米的直徑，但它可以很好地控制晶體管通道。

（摘自比特網(wǎng)）