王玉凡，杭 娟，張堯琴

(西安電子科技大學(xué)電子工程學(xué)院，陜西西安 710071)

ADV7170芯片是AD公司推出的一款較新且功能較強(qiáng)的視頻譯碼器，這款高度集成的芯片，既包含精密的模擬電路，又包含高速數(shù)字電路。ADV7170應(yīng)用廣泛，適用于DVD播放器、便攜式視頻設(shè)備、視頻監(jiān)視器和機(jī)頂盒等場(chǎng)合［1］。

紅外熱像儀將物體表面的溫度轉(zhuǎn)換成人眼可見(jiàn)的圖像，并以不同灰度值顯示物體表面的溫度分布。紅外熱像儀具有超遠(yuǎn)距離成像特點(diǎn)，成像距離主要由物體溫度決定，從而克服傳統(tǒng)成像器件成像距離短的弊端。文中利用這一特點(diǎn)實(shí)現(xiàn)對(duì)熱像儀周圍空域的實(shí)時(shí)監(jiān)測(cè)，達(dá)到預(yù)警的效果。

1 設(shè)計(jì)方案

文中嵌入式數(shù)字圖像顯示系統(tǒng)硬件系統(tǒng)結(jié)構(gòu)如圖1所示，在此圖像顯示系統(tǒng)中，采用 Altera公司的Cyclone 3系列 FPGA:EP3C80F484C6，Analog Device公司的視頻譯碼芯片ADV7170。首先FPGA使用I2C總線對(duì)ADV7170的內(nèi)部寄存器進(jìn)行配置，然后FPGA接收來(lái)自紅外熱像儀輸出的數(shù)字圖像，并轉(zhuǎn)化為ADV7170可識(shí)別的數(shù)據(jù)格式，最后由ADV7170把數(shù)字圖像轉(zhuǎn)化為PAL制模擬信號(hào)給電視機(jī)顯示。

圖1 系統(tǒng)設(shè)計(jì)框圖

2 ADV7170的配置

Analog Device公司生產(chǎn)的ADV7170是一款通用性強(qiáng)的視頻譯碼芯片。它是一款集成的數(shù)字視頻譯碼器，將數(shù)字形式的ITU_R_BT656組合視頻數(shù)據(jù)，轉(zhuǎn)換成標(biāo)準(zhǔn)的模擬基帶電視信號(hào)。它可以同時(shí)輸出一路復(fù)合視頻信號(hào)及一組RGB信號(hào)，或一路復(fù)合視頻信號(hào)及一組YUV信號(hào)，或二路復(fù)合視頻信號(hào)及一組亮度與色度信號(hào)。ADV7170的數(shù)據(jù)輸入有兩種模式:8位與16位。當(dāng)工作于8位模式時(shí)，引腳P7～P0作為數(shù)據(jù)輸入口，輸入數(shù)據(jù)序列為 Cb0、Y0、Cr0、Y1、Cb1、Y2……，在每個(gè)時(shí)鐘的上升沿采樣數(shù)據(jù);當(dāng)工作于16位模式時(shí)，引腳P7～P0輸入Y信號(hào)，引腳P15～P8輸入 Cb、Cr信號(hào)，每?jī)蓚€(gè)時(shí)鐘的上升沿采樣數(shù)據(jù)。無(wú)論工作在那種數(shù)據(jù)輸入模式，在輸入數(shù)據(jù)流中都需要嵌入同步控制數(shù)據(jù)。對(duì)該芯片應(yīng)用的關(guān)鍵就是要設(shè)置ADV7170內(nèi)部的一些寄存器使ADV7170能正常工作。而ADV7170采用了I2C總線接口標(biāo)準(zhǔn)，所以對(duì)該芯片的控制就主要是通過(guò)I2C總線進(jìn)行寄存器的配置。

(1)I2C總線的基本原理。I2C總線是Philps公司開(kāi)發(fā)的一種用于芯片間通訊的串行數(shù)據(jù)傳輸總線，它由串行時(shí)鐘線SCLOCK和串行數(shù)據(jù)線SDATA完成全雙工數(shù)據(jù)傳送。串行的8位雙向數(shù)據(jù)傳輸速率，在標(biāo)準(zhǔn)模式下可達(dá)100 kbit·s－1，快速模式下可達(dá)400 kbit·s－1，高速模式下可達(dá)3.4 Mbit·s－1。I2C總線數(shù)據(jù)傳輸時(shí)，在時(shí)鐘高電平期間數(shù)據(jù)線上必須保持有穩(wěn)定的邏輯電平轉(zhuǎn)態(tài)，高電平為數(shù)據(jù)1，低電平為數(shù)據(jù)0。只有在時(shí)鐘線為低電平時(shí)，才允許數(shù)據(jù)線的電平狀態(tài)變化。發(fā)送到串行數(shù)據(jù)線SDATA線上的每個(gè)字節(jié)必須為8位，每次傳輸發(fā)送的字節(jié)數(shù)量不受限制。每個(gè)字節(jié)后鼻血跟一個(gè)相應(yīng)位，首先傳輸?shù)氖菙?shù)據(jù)的最高為。如果從機(jī)要完成一些其他功能后才能接受或發(fā)送下一個(gè)完整的數(shù)據(jù)字節(jié)，可以使時(shí)鐘線SCLOCK保持低電平迫使主機(jī)進(jìn)入等待狀態(tài)。當(dāng)從機(jī)準(zhǔn)備好接收下一個(gè)數(shù)據(jù)字節(jié)并釋放時(shí)鐘線SCLOCK后，數(shù)據(jù)傳輸繼續(xù)。

I2C總線起始信號(hào):在時(shí)鐘線保持高電平期間，數(shù)據(jù)線出現(xiàn)由高電平向低電平變化時(shí)啟動(dòng)I2C總線，為I2C總線的起始信號(hào)。

I2C總線終止信號(hào):在時(shí)鐘線保持高電平期間，數(shù)據(jù)線出現(xiàn)由低電平向高電平變化時(shí)停止I2C總線數(shù)據(jù)傳輸，為I2C總線的終止信號(hào)。

I2C總線應(yīng)答信號(hào):I2C總線數(shù)據(jù)傳送時(shí)，每傳送1 Byte數(shù)據(jù)后必須有應(yīng)答信號(hào)。應(yīng)答信號(hào)在第9個(gè)時(shí)鐘位上出現(xiàn)，接受器輸出低電平為應(yīng)答信號(hào)，輸出高電平則為非應(yīng)答信號(hào)。

圖2為ADV7170的I2C總線的一次完整的數(shù)據(jù)傳輸。

圖2 ADV7170的I2C總線的一次完整的數(shù)據(jù)傳輸

(2)I2C模塊設(shè)計(jì)與VHDL實(shí)現(xiàn)。設(shè)計(jì)需要配置的ADV7170內(nèi)部寄存器如表1所示［2］。

表1 ADV7170內(nèi)部寄存器配置值

采用狀態(tài)機(jī)方式實(shí)現(xiàn) IC模塊的功能［3－5］，圖3所示狀態(tài)機(jī)中有6個(gè)狀態(tài)，分別是St_idle，St_start，St_write，St_read，St_stop和 St_ack。系統(tǒng)復(fù)位之后進(jìn)入St_idle狀態(tài)，收到go和start命令后進(jìn)入St_start狀態(tài)，在St_start狀態(tài)下判斷隨后到達(dá)的命令，如果是寫(xiě)寄存器命令，則進(jìn)入寫(xiě)狀態(tài);如果是其他命令，則進(jìn)入相應(yīng)的狀態(tài)。每次數(shù)據(jù)傳輸完成后會(huì)讀取ack信號(hào)，判斷寄存器是否配置完成。如果完成則進(jìn)入停止?fàn)顟B(tài)，由于實(shí)際工作中不需要讀寄存器的值，所以讀命令只在調(diào)試中應(yīng)用到。圖4是FPGA實(shí)現(xiàn)I2C模塊［6－7］。

如圖4所示，用VHDL語(yǔ)言實(shí)現(xiàn)了I2C總線對(duì)ADV7170內(nèi)部寄存器的配置，圖5～圖6為使用中的寫(xiě)時(shí)序和讀時(shí)序圖。

(2)圖像數(shù)據(jù)格式轉(zhuǎn)換。在 PAL制模式下ADV7170能接受的圖像數(shù)據(jù)大小為625×1 728，即每幀圖像有625行，每行有1 728個(gè)像素點(diǎn)，這種格式是國(guó)際通用的ITU_R_BT656視頻圖像格式。ITU_R_BT656定義了一個(gè)并行的硬件接口，用來(lái)傳送一路4∶2∶2的YCbCr數(shù)字視頻流和行場(chǎng)所用的控制信號(hào)。ITU_R_BT656視頻圖像格式分為奇場(chǎng)和偶場(chǎng)，奇場(chǎng)313行，偶場(chǎng)312行，每場(chǎng)均有24個(gè)消隱行，如圖7所示。每行有行開(kāi)始狀態(tài)位SAV，行結(jié)束狀態(tài)位EAV，每行對(duì)應(yīng)的場(chǎng)信號(hào)F，行信號(hào)H，消隱信號(hào)V如圖8所示。根據(jù)BT_656的這種格式特點(diǎn)需要對(duì)接受到的紅外數(shù)字圖像進(jìn)行格式變化。紅外熱像儀輸出的數(shù)字圖像大小為256×320，即每幀圖像有256行，每行有320個(gè)像素點(diǎn)。按照數(shù)字圖像的大小，每行里的每個(gè)像素點(diǎn)連續(xù)讀取4次，奇場(chǎng)和偶場(chǎng)各讀取一次圖像。即完成圖像的擴(kuò)展，剩余的像素元素使用消隱值進(jìn)行替代。

FPGA實(shí)現(xiàn)上述格式轉(zhuǎn)換過(guò)程:將一幀數(shù)字圖像存入FPGA內(nèi)部的雙口RAM中，由于ADV7170工作在27 MHz時(shí)鐘頻率，所以需要設(shè)置一級(jí)乒乓緩存操作。乒乓操作是一個(gè)常常應(yīng)用于數(shù)據(jù)流控制的處理技巧，典型的乒乓操作方法如圖9所示。乒乓操作的處理流程描述如下:輸入數(shù)據(jù)流通過(guò)“輸入數(shù)據(jù)流選擇單元”，等時(shí)地將數(shù)據(jù)流分配到兩個(gè)數(shù)據(jù)緩沖模塊。在第一個(gè)緩沖周期，將輸入的數(shù)據(jù)流緩存到“數(shù)據(jù)緩沖模塊1”。在第二個(gè)周期，通過(guò)“輸入數(shù)據(jù)流選擇單元”的切換，將輸入的數(shù)據(jù)流緩存到“數(shù)據(jù)緩沖模塊2”，與此同時(shí)，將“數(shù)據(jù)緩沖模塊1”緩存的第一個(gè)周期的數(shù)據(jù)通過(guò)“輸出數(shù)據(jù)流選擇單元”的選擇，送到“數(shù)據(jù)流處理模塊ADV7170”上。在第3個(gè)緩沖周期，通過(guò)“輸入數(shù)據(jù)流選擇單元”的再次切換，將輸入的數(shù)據(jù)流緩存到“數(shù)據(jù)緩沖模塊1”，與此同時(shí)，將“數(shù)據(jù)緩沖模塊2”緩存的第二個(gè)周期的數(shù)據(jù)通過(guò)“輸出數(shù)據(jù)流選擇單元”的切換，送到“數(shù)據(jù)流處理模塊ADV7170”，依次循環(huán)。乒乓操作的最大特點(diǎn)是，通過(guò)“輸入數(shù)據(jù)流選擇單元”和“輸出數(shù)據(jù)流選擇單元”按節(jié)拍、相互配合地切換，將經(jīng)過(guò)緩沖的數(shù)據(jù)流沒(méi)有時(shí)間停頓地送到“數(shù)據(jù)流處理模塊ADV7170”。把乒乓操作模塊當(dāng)作一個(gè)整體，站在這個(gè)模塊的兩端看數(shù)據(jù)，輸入數(shù)據(jù)流和輸出數(shù)據(jù)流連續(xù)不斷，沒(méi)有停頓，適合對(duì)數(shù)據(jù)流進(jìn)行流水線式處理，所以使用乒乓操作完成數(shù)據(jù)的無(wú)縫緩沖與處理，達(dá)到低速模塊處理高速數(shù)據(jù)流的效果。設(shè)置行計(jì)數(shù)器，讀取每行的像素值，然后將讀取的像素值寫(xiě)入ADV7170的數(shù)據(jù)總線上，最后可以得到ADV7170輸出的PAL制模擬信號(hào)。下面是數(shù)字圖像和電視機(jī)接收的模擬信號(hào)顯示圖像。

圖9 乒乓緩存流程圖

3 結(jié)束語(yǔ)

紅外數(shù)字圖像顯示系統(tǒng)具有小型化、低功耗、靈活性強(qiáng)等特點(diǎn)，能廣泛用于國(guó)防科技中。系統(tǒng)使用VHDL語(yǔ)言實(shí)現(xiàn)了I2C總線協(xié)議，完成了對(duì)ADV7170內(nèi)部寄存器的配置，最終將紅外數(shù)字圖像在電視機(jī)上顯示，如圖10和圖11所示。

圖10 原始紅外數(shù)字圖像

圖11 電視機(jī)顯示圖像

［1］潘松，黃繼業(yè).EDA技術(shù)使用教程［M］.北京:科學(xué)出版社，2006.

［2］姜立東.VHDL語(yǔ)言程序設(shè)計(jì)及應(yīng)用［M］.北京:北京郵電大學(xué)出版社，2004.

［3］王誠(chéng).Altera FPGA/CPLD設(shè)計(jì)［M］.北京:人民郵電大學(xué)出版社，2010.

［4］Altera Conproation.Cyclone III Device Data Sheet［M］.USA:Altera Conproation，2010.

［5］Altera Conproation.Cyclone III Device Family Pin Connecting Guidelines［M］.USA:Altera Conproation，2009.

［6］Intersil Americas Inc.BT.656 Video Interface for ICS［M］.USA:Altera Conproation，2002.

［7］Analog Device.Digital PAL/NTSC Video Encoder with 10 －Bit SSAF and Advanced Power Management ADV7170［M］.USA:Analog Device，2008.