徐大為,徐 靜,肖志強(qiáng),高向東,洪根深,陳玉蓉,周 淼
(中國電子科技集團(tuán)公司第58研究所,江蘇 無錫 214035)
隨著航天技術(shù)、衛(wèi)星技術(shù)的發(fā)展,對電路抗輻射能力提出了越來越高的要求,當(dāng)前數(shù)字電路的抗輻射能力遠(yuǎn)遠(yuǎn)不能滿足需求。采用SOI工藝能提高電路的抗單粒子輻射和瞬態(tài)輻射的能力,但其存在多個(gè)硅-二氧化硅界面態(tài),使得總劑量效應(yīng)的影響較大。本文通過對電路進(jìn)行抗輻射加固,提高電路的抗輻射能力,并通過試驗(yàn)驗(yàn)證電路的抗輻射能力,對抗輻射數(shù)字電路的研究具有重要意義。
由于宇宙和外層空間存在著大量的宇宙射線,會對集成電路產(chǎn)生總劑量、單粒子事件、瞬時(shí)輻射等輻射效應(yīng)。
當(dāng)器件持續(xù)受到電離輻射時(shí),在氧化層中以及氧化層-硅界面產(chǎn)生電荷和缺陷,從而引起器件的閾值電壓漂移,跨導(dǎo)降低,亞閾值電流增大,低頻噪聲增大[1]。
核爆或反應(yīng)堆產(chǎn)生的高能中子(E>10keV)通過與晶格原子的彈性碰撞和半導(dǎo)體發(fā)生相互作用,使得原子離開平衡格點(diǎn)而造成位移,從而在半導(dǎo)體禁帶中產(chǎn)生缺陷。這種缺陷會影響多數(shù)載流子的濃度和遷移率,而對少數(shù)載流子的產(chǎn)生和復(fù)合壽命構(gòu)成影響。
脈沖輻射在半導(dǎo)體器件中產(chǎn)生過剩載流子,這些過剩載流子為 PN結(jié)收集而形成瞬時(shí)大電流,即所謂光電流擾動。由于電流或電壓的放大作用,在晶體管中會產(chǎn)生大的二次光電流。這種瞬時(shí)光電流會使線性電路阻塞,在數(shù)字電路中引入邏輯錯誤,在組合邏輯單元中,這種邏輯錯誤表現(xiàn)為瞬態(tài)擺幅或擾動,而在雙穩(wěn)態(tài)元件如鎖存器、寄存器和存儲元件中表現(xiàn)為錯誤或位反轉(zhuǎn)。
當(dāng)一個(gè)宇宙射線中的重核粒子、α粒子等高能粒子入射到器件時(shí),對于邏輯器件或存儲器會引起單粒子翻轉(zhuǎn);對于CMOS器件會產(chǎn)生單粒子閂鎖;可能還會出現(xiàn)單粒子永久損傷,這些都稱為單粒子事件。
電路抗輻射加固主要通過優(yōu)化工藝技術(shù)、優(yōu)化電路結(jié)構(gòu)和版圖加固技術(shù)等方面入手。
MOS器件電離輻射效應(yīng)造成的主要損傷之一是閾值電壓漂移,它依賴于氧化物電荷和界面態(tài)電荷的產(chǎn)生與退火速率。
SOI材料經(jīng)過輻射會在隱埋氧化層中產(chǎn)生大量的電子空穴對,產(chǎn)生的電子很快會移出氧化層,一部分空穴也會移出氧化層,一部分空穴則被氧化層中的空穴陷阱俘獲成為正固定電荷。對于SOI部分耗盡器件,電離輻射產(chǎn)生的隱埋氧化層電荷會引起背界面反型,導(dǎo)致背柵閾值電壓減小,特性漂移。而在隱埋氧化層中注入某些雜質(zhì)(如Al、Si、P等),可以產(chǎn)生電子陷阱,以補(bǔ)償輻射后陷入隱埋氧化層的正電荷,減小輻射后的背柵閾值電壓漂移。
數(shù)字電路加固主要通過對關(guān)鍵節(jié)點(diǎn)進(jìn)行改進(jìn)。輻照過后N管的閾值降低會產(chǎn)生兩種現(xiàn)象[2]:(1)反向器的輸出特性曲線向左漂移,如圖1所示;(2)當(dāng)N管閾值足夠低時(shí),輸出一直為低。對電路的改進(jìn)主要通過對N管進(jìn)行加固,在N管閾值變小時(shí)要保持N管閉合的途徑是將N管源端電勢抬到足夠高??梢栽贜管源端加入一組反向器,將反向器的輸出連接到原N管的源端。當(dāng)輸入高電位時(shí),增加的AddP管閉合,其他電路不受影響。增加的AddN管與N管串聯(lián),這將提高N管源端電位,有效增強(qiáng)電路抗輻射能力。
圖1 N管輸出特性隨閾值下降而變化(從右往左閾值從+1V到-3V)
電離輻射不僅引起柵介質(zhì)退化,而且對場介質(zhì)也產(chǎn)生同樣的損傷,主要表現(xiàn)在場介質(zhì)中的大量氧化物輻射正電荷的積累,場區(qū)寄生溝道的形成,漏電增大導(dǎo)致場區(qū)失效。環(huán)形柵由于器件源區(qū)被柵包圍,避免了場區(qū),可預(yù)防MOS器件場區(qū)邊緣的輻射寄生漏電[3]。
為了驗(yàn)證設(shè)計(jì)的加固結(jié)構(gòu)的可靠性,我們設(shè)計(jì)了一款驗(yàn)證電路。驗(yàn)證電路由一百多門電路組成,配置成D觸發(fā)器功能,其電路邏輯圖、時(shí)序圖和版圖如圖2所示。ce為使能信號,高電平有效;sr為異步清零信號,高電平有效;d0、d1為輸入信號;q0、q1為輸出信號;ck為時(shí)鐘信號。由于電路由兩個(gè)相同寄存器組成,因此只觀察由d0和q0組成的那組寄存器。工作時(shí)Vdd、ce置高電平,Vss置低電平,給sr一個(gè)高電平脈沖,對電路清零,然后給ck加一個(gè)高電平脈沖,觀察d0端變化時(shí)輸出端q0的信號變化。
圖2 驗(yàn)證電路
采用鈷源對電路進(jìn)行了γ總劑量輻射效應(yīng)試驗(yàn),劑量率為50rad(Si)/s。此次試驗(yàn)共采用了五只電路,其試驗(yàn)參數(shù)如表1 所示,電流單位mA。輻照過程中電路輸出為發(fā)生翻轉(zhuǎn),輻照過后電路功能正常。
表1 總劑量輻照試驗(yàn)結(jié)果
采用“強(qiáng)光一號”加速器對電路進(jìn)行抗γ瞬時(shí)輻射效應(yīng)試驗(yàn)。試驗(yàn)采用五只電路,其試驗(yàn)結(jié)果如表2所示?!?011rad(Si)/s的劑量率范圍內(nèi),輸出有一只發(fā)生翻轉(zhuǎn),其余保持低電位。輻照過后電流增大到2mA~7mA,斷電重置后電流依然為2mA~7mA。輻照過程中1-15、1-09劑量率較大,擾動恢復(fù)時(shí)間較長;其余三只電路在5μs~20μs之后輸出恢復(fù)到1V以下。
表2 劑量率輻照試驗(yàn)
本次試驗(yàn)在脈沖試驗(yàn)反應(yīng)堆上進(jìn)行,試驗(yàn)采用輻照時(shí)不加電、各管腳短接的形式進(jìn)行,輻照劑量3×1013n/cm2,輻照18天后對電路進(jìn)行測試。試驗(yàn)結(jié)果如表3 所示。輻照后器件功能都正常,有一只電路電流偏大。
表3 抗中子輻照試驗(yàn)結(jié)果
單粒子試驗(yàn)采用五只芯片,采用Br(00)、Br(300)、I(00)、Au(00)三種粒子、四種輻照方式進(jìn)行。電路翻轉(zhuǎn)位統(tǒng)計(jì)如表4所示,電路電流如表5所示。
表4 翻轉(zhuǎn)位統(tǒng)計(jì)
表5 樣品電流
電路在LET值81.8MeV·cm2/mg下未發(fā)生翻轉(zhuǎn),輻照過程中電流始終在1mA下,電路功能正常。
從試驗(yàn)數(shù)據(jù)分析可以看到,電路經(jīng)過抗輻照加固后,抗輻照能力有了較大提升,抗總劑量輻射超過了300K,抗中子能力達(dá)到3×1013n/cm2、抗單粒子能力超過了81.8MeV·cm2/mg,但電路抗瞬態(tài)能力有待于加強(qiáng)。
隨著抗輻照電路需求的增長,提高電路抗輻射能力成為當(dāng)前必須解決的難題。本文通過對輻照機(jī)理的研究,提出幾種抗輻照的方法,設(shè)計(jì)電路進(jìn)行試驗(yàn)。通過輻照試驗(yàn)結(jié)果可以看出,采用抗輻照方法設(shè)計(jì)的電路具有較強(qiáng)的抗輻照能力,為今后抗輻照電路的研制和開發(fā)奠定了堅(jiān)實(shí)的基礎(chǔ)。
[1] 黃如,張國艷. SOI CMOS 技術(shù)及其應(yīng)用[M]. 北京:科學(xué)出版社,2005.
[2] P.francis,C.Michel,D.Flandre,J.P.Colinge. Radiation-Hard Design for SOI MOS inverters[J]. IEEE Transactions on nuclear science, 1994,41(2).
[3] 陳桂梅,疊鹽,蘇秀娣. IC抗輻射加固方法[J]. 微處理機(jī),1998,4(11).