賈樹(shù)恒，林愛(ài)英，袁 超

（河南農(nóng)業(yè)大學(xué) 理學(xué)院，河南 鄭州450002）

IBIS是為了適應(yīng)板級(jí)仿真和系統(tǒng)級(jí)仿真的需求而提出的一種行為級(jí)的模型標(biāo)準(zhǔn)[1]。用IBIS模型進(jìn)行仿真分析和電路優(yōu)化，要保證仿真數(shù)據(jù)的準(zhǔn)確可靠，最基本的要求就是模型質(zhì)量必須是準(zhǔn)確可靠的。IBIS模型的準(zhǔn)確性直接影響到仿真的結(jié)果和電路設(shè)計(jì)的成敗。IBIS模型一般可由SPICE模型轉(zhuǎn)換而得，而SPICE的資料與芯片制造有絕對(duì)的關(guān)系，所以同樣一個(gè)器件不同芯片廠商提供，其SPICE的資料是不同的，進(jìn)而轉(zhuǎn)換后的IBIS模型內(nèi)的資料也會(huì)隨之而異。目前各種方式得到的模型或多或少都有一些錯(cuò)誤，包括語(yǔ)法錯(cuò)誤、非單調(diào)性乃至IBIS參數(shù)錯(cuò)誤等。

因此，在對(duì)PCB整板已經(jīng)進(jìn)行過(guò)仿真的前提下，如何根據(jù)板級(jí)同級(jí)別的測(cè)試結(jié)果對(duì)IBIS模型進(jìn)行修正成為了PCB設(shè)計(jì)亟待解決的問(wèn)題。

1 IBIS模型修正現(xiàn)狀

IBIS模型數(shù)據(jù)主要包括波形的I/V數(shù)據(jù)和模型的電氣參數(shù)。波形的I/V數(shù)據(jù)決定了波形電壓、電流點(diǎn)的坐標(biāo)位置，電氣參數(shù)影響到波形的變化率和拐點(diǎn)的位置。目前，I/V數(shù)據(jù)的點(diǎn)數(shù)和數(shù)據(jù)的精確度仍沒(méi)有合適的修正軟件，僅能通過(guò)EDA軟件對(duì)波形進(jìn)行分析，通過(guò)SPICE模型或者真實(shí)數(shù)據(jù)，修改相應(yīng)的數(shù)據(jù)點(diǎn)，使其滿足I/V變化的單調(diào)性和真實(shí)性。

2 IBIS修正的可行性

采用IBIS模型作為PCB板拓?fù)浞抡娴尿?qū)動(dòng)和接收端信號(hào)的仿真波形與IBIS模型的參數(shù)有很大的關(guān)聯(lián)性[2，3]。如果IBIS模型參數(shù)和電路的 SPICE參數(shù)相同，仿真的波形符合測(cè)試的波形，否則可能相差很大。通過(guò)對(duì)IBIS模型參數(shù)的調(diào)整，從而改善仿真波形，說(shuō)明修正的可行性。

2.1 C_com p對(duì)波形影響

通常采用s2ibis3建模IBIS時(shí)，只提取VI/VT曲線，而不會(huì)仿真提取C_comp，使用的是個(gè)默認(rèn)值。因此C_comp的數(shù)值對(duì)仿真波形存在影響。

C_comp是硅晶元電容，它是不包括封裝參數(shù)的由輸出Pad、鉗位二極管引起的輸出電容。產(chǎn)生的三個(gè)效應(yīng)分別為[4]：(1)對(duì)傳輸線匹配阻抗的影響；(2)對(duì)濾波特性的影響；(3)對(duì)VT曲線斜率的影響。在此主要就C_comp對(duì)VT曲線斜率的影響進(jìn)行分析，首先看該電容是如何對(duì)VT曲線產(chǎn)生影響的：

輸出端若沒(méi)有其他負(fù)載，則意味著IBIS的轉(zhuǎn)化率是確定的：

其中i為上拉下拉電路的電流驅(qū)動(dòng)能力，對(duì)IBIS模型文件中的 C_comp分別取為 2.454 pF、8.454 pF、16.454 pF的經(jīng)典值。在Cadence的Model Integrity下對(duì)IBIS模型進(jìn)行輸出端特性仿真，通過(guò)0.025 nF電容使輸出端與地相連，再串聯(lián)50 Ω電阻到測(cè)試端，如圖1所示。

仿真波形如圖2所示，可以看出C_comp與轉(zhuǎn)換速率成反比，可據(jù)此對(duì)模型進(jìn)行微調(diào)。與此同時(shí)由于VT曲線的非線性，可在此綜合考慮曲線擬合的方法，將曲線大致分為幾類(lèi)常見(jiàn)形狀進(jìn)行擬合，然后采取單參數(shù)或者較少參數(shù)的微控以調(diào)整波形匹配。

2.2 封裝參數(shù)對(duì)波形影響

封裝參數(shù)主要是封裝電阻R_pkg、封裝電容C_pkg和封裝電感 L_pkg， 這里的 L_pkg、C_pkg、R_pkg是全局參數(shù)，對(duì)所有的Pin都有效，但是如果每個(gè)Pin同時(shí)又有自己私有的L_pkg、C_pkg、R_pkg，則私有的數(shù)據(jù)優(yōu)先級(jí)高于公有的全局?jǐn)?shù)據(jù)。

(1)L_pkg對(duì)波形的影響

通過(guò)IBIS模型可以看到L_pkg和電路的輸入輸出引腳是串聯(lián)的關(guān)系，當(dāng)L_pkg增大的時(shí)候，電路的輸入輸出阻抗也增大。因此改變L_pkg的值將影響仿真波形的上升、下降沿的變化率和波形上升拐點(diǎn)的位置。當(dāng)L_pkg增大，上升和下降沿變緩，拐點(diǎn)處的波形上升。

(2)C_pkg對(duì)波形的影響

由IBIS原理圖可知C_pkg和C_comp同樣是并聯(lián)到輸入輸出引腳的，所以其功能基本和C_comp的作用相同。修改C_pkg的數(shù)值同樣改變波形的形狀，但是C_pkg的具體值主要由Pin的私有數(shù)據(jù)定義。

(3)R_pkg對(duì)波形的影響

封裝電阻R_pkg和L_pkg在輸入輸出中對(duì)電路的影響比較相似。但由于輸入輸出引腳的外電阻都比較大，R_pkg的變化對(duì)波形的影響微乎其微。

由此可知，所有的封裝參數(shù)，包括R_pin、L_pin、C_pin、R_pkg、L_pkg和C_pkg都影響上升沿和下降沿的波形。

3 測(cè)試和仿真波形比對(duì)

導(dǎo)入波形的數(shù)據(jù)經(jīng)過(guò)移位處理后要判斷波形的相似性。對(duì)于波形的差異采用4個(gè)參數(shù)來(lái)衡量[5]，分別為峰值差異DP、峰值差異指數(shù)DPI、均值差異DA、均值差異指數(shù)DAI。

在用戶(hù)規(guī)定的范圍[START，END]內(nèi)取一段波形，如圖 3 所示，計(jì)算 DP、DPI、DA 和 DAI。

其中，S(t)表示仿真波形，T(t)表示測(cè)試波形。

4 修正實(shí)現(xiàn)與結(jié)果分析

選取測(cè)試樣板CDCV304，提取輸出緩沖器的拓?fù)洹Ｍㄟ^(guò)原始波形比對(duì)計(jì)算得到差異參數(shù)，如表1模型驗(yàn)證所示，測(cè)試波形的峰值高于通過(guò)IBIS模型得到的仿真波形，通過(guò)IBIS參數(shù)調(diào)整修正仿真波形如圖4所示，通過(guò)手動(dòng)和自動(dòng)修正后，得到表1修正結(jié)果。通過(guò)比較得出，波形差異減小。

表1 測(cè)試與修正結(jié)果

經(jīng)過(guò)多次實(shí)驗(yàn)，把修改的IBIS模型指派到不同的IC上，多次比對(duì)后，修改后的模型同樣可以減小波形的誤差，達(dá)到修正的目的。

該方案對(duì)IBIS模型的修正同樣存在很多難題未解決，如誤差處理參數(shù)僅僅通過(guò) DA、DP、DAI、DPI的計(jì)算，沒(méi)有給出多種可供選擇的收斂方法；對(duì)于圖形的比對(duì)沒(méi)有設(shè)計(jì)更精確的方案；并且參數(shù)的修改多是采用經(jīng)驗(yàn)公式，相比SPICE參數(shù)存在很多誤差。結(jié)合以上問(wèn)題，本課題還需要深入研究Cadence對(duì)IBIS模型仿真模式。

[1]VARMA A K，STEER M.Improving behavioral IO buffer modeling based on IBIS[J].IEEE Transactions on Advanced Packaging，2008，31(4)：711-721.

[2]BOGATIN E，著.信號(hào)完整性分析[M].李玉山，李麗萍，譯.北京：電子工業(yè)出版社，2005.

[3]BUCHANAN J E.Signal and power integrity in digital systems[M].McGraw-Hill Book Company，1995.

[4]MIRMAK M.Issues with C_comp and differential multistage IBIS models[C].IBIS Summit Design Con East，2004.

[5]WANG L.Waveform comparison&S2IBIS3 roadmap[C].IBIS-Santa Clara，CA，USA，Design Con，2008.