郭志冬

（三門峽職業(yè)技術(shù)學(xué)院 機(jī)電工程系，河南 三門峽 472000）

0 引 言

LED電子顯示屏是集微電子技術(shù)、光電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理技術(shù)以及視頻技術(shù)于一體的高科技大屏幕顯示系統(tǒng)。它具有色彩鮮艷、亮度高、工作電壓低、耗電量少、壽命長(zhǎng)、驅(qū)動(dòng)簡(jiǎn)單、動(dòng)態(tài)范圍廣、性能穩(wěn)定等優(yōu)點(diǎn)，廣泛應(yīng)用在軍事、鐵路、民航、賓館、體育、會(huì)議廳堂、廣告宣傳、高速公路、商場(chǎng)、文化廣場(chǎng)、銀行、證券市場(chǎng)等多個(gè)領(lǐng)域[1]。

LED電子顯示屏的發(fā)光部分由LED發(fā)光二極管點(diǎn)陣拼裝組成的，即構(gòu)成LED陣列。隨著社會(huì)發(fā)展的需要和科技的進(jìn)步，LED顯示屏的超大規(guī)模要求日益突出，顯示實(shí)時(shí)性要求也越來越高。本設(shè)計(jì)將給出一種能滿足大規(guī)模要求和實(shí)時(shí)性要求的系統(tǒng)模型，通過CPLD的引入，實(shí)現(xiàn)了LED屏自動(dòng)掃描的功能，大幅提高了LED屏的頻率，同時(shí)分擔(dān)了CPU的任務(wù)，提高了CPU的處理能力[2]。

1 點(diǎn)陣顯示原理

本設(shè)計(jì)采用的LED點(diǎn)陣模塊是由4塊點(diǎn)陣共16×16＝256個(gè)LED發(fā)光二極管組成，可以用來顯示漢字、英文、字母及簡(jiǎn)易圖形。若要用點(diǎn)陣發(fā)光二極管顯示漢字，首先要將漢字放在一個(gè)方塊內(nèi)，方格塊分成16×16共256個(gè)小方格。在方塊內(nèi)寫上漢字，在有筆畫下落處的小方格里填上“1”，無筆畫處填“0”。這樣就形成了一個(gè)漢字二進(jìn)制數(shù)據(jù)，將若干個(gè)漢字形成的數(shù)據(jù)組按一定規(guī)律排列，并把它貯存在存儲(chǔ)器內(nèi)，就完成了漢字庫(kù)的建立工作。不過現(xiàn)在有很多現(xiàn)成的漢字字模生成軟件，不必自己去畫表格算代碼。字模提取軟件如圖1所示。

圖1 軟件取字視圖

軟件打開后先輸入漢字，再點(diǎn)“檢取”，由十六進(jìn)制數(shù)據(jù)組成的漢字代碼便可自動(dòng)生成，我們只需把所要的豎排數(shù)據(jù)復(fù)制到程序中即可。設(shè)計(jì)者把行列總線接到單片機(jī)的I／O口，再把分析得到到的掃描代碼送入總線，裝入存儲(chǔ)器，便得到了顯示的漢字信息[3]。

2 設(shè)計(jì)方案確定

本設(shè)計(jì)采用串行輸出動(dòng)態(tài)掃描的方法，此方法電路結(jié)構(gòu)簡(jiǎn)單，譯碼電路也容易設(shè)計(jì)，適合應(yīng)用在大屏幕設(shè)計(jì)中。采用動(dòng)態(tài)掃描方法，其掃描速度必須大于一個(gè)下限值才能保證信息穩(wěn)定顯示。此外，顯示信息提取、緩存數(shù)據(jù)更新以及輸出數(shù)據(jù)鎖存均需要時(shí)間；特別是采用了串行數(shù)據(jù)輸出模式，數(shù)據(jù)由并行轉(zhuǎn)換為串行、移位輸出，占用了更多CPU的處理時(shí)間[4]。

因此，大屏幕顯示引入CPLD來實(shí)現(xiàn)。系統(tǒng)核心是以CPLD構(gòu)造的高速掃描電路顯示數(shù)據(jù)的提取，并行轉(zhuǎn)換為串行及掃描信號(hào)的產(chǎn)生都由高速的CPLD掃描電路控制。這樣就把原本由CPU軟件來完成的操作由硬件來實(shí)現(xiàn)，一方面提高了LED屏的頻率，另一方面分擔(dān)了CPU的工作。系統(tǒng)結(jié)構(gòu)框圖如圖2所示。

圖2 系統(tǒng)結(jié)構(gòu)框圖

高速的CPLD掃描電路實(shí)現(xiàn)的部分操作，使CPU操作得到了很大程度的簡(jiǎn)化。CPLD具有高頻率工作特性，這就使它能高速地完成數(shù)據(jù)提取、并串轉(zhuǎn)換以及移位輸出；還能夠很好地實(shí)現(xiàn)掃描同步、掃描譯碼輸出。另外，此系統(tǒng)工作于單CPU模式，操作比較方便。

系統(tǒng)可分為數(shù)據(jù)產(chǎn)生、掃描輸出和鎖存驅(qū)動(dòng)三大模塊。其中，數(shù)據(jù)產(chǎn)生模塊的控制單元是人機(jī)交互接口，可以是PC機(jī)，或者其它具有數(shù)據(jù)處理和通信連接的設(shè)備。MCU主要用于數(shù)據(jù)接收、存儲(chǔ)控制。存儲(chǔ)器可采用Flash存儲(chǔ)器，可以電擦除和編程。掃描輸出模塊利用VHDL硬件描述語言和CPLD器件的高速特性，保證了RAM數(shù)據(jù)更新及數(shù)據(jù)刷新速度。

采用Altera公司的PLD開發(fā)工具QuartusⅡ，使用邏輯電路搭建方式或者VHDL語言方式進(jìn)行邏輯設(shè)計(jì)，并對(duì)所設(shè)計(jì)的邏輯進(jìn)行編譯、仿真，最后將設(shè)計(jì)好的邏輯寫入Altera的可編程邏輯器件中[5]。

3 CPLD的設(shè)計(jì)

3.1 芯片的選擇

本設(shè)計(jì)使用Altera公司的FLEX10K系列可編程邏輯器件中的EPF10K10LC84－4。FLEX10K系列器件是高密度陣列嵌入式可編程邏輯器件系列。由該公司的QuartusⅡ開發(fā)系統(tǒng)提供軟件支持，可在PC機(jī)上運(yùn)行。其結(jié)構(gòu)更復(fù)雜、功能更強(qiáng)大。從最初的電路設(shè)計(jì)思想到QuartusⅡ的時(shí)序仿真，一般開發(fā)流程如圖3所示[6]。

圖3 開發(fā)流程圖

3.2 系統(tǒng)原理與設(shè)計(jì)

3.2.1 系統(tǒng)原理圖系統(tǒng)原理如圖4所示。

圖4 系統(tǒng)原理圖

首先，計(jì)算機(jī)要把顯示的信息轉(zhuǎn)換成和LED對(duì)應(yīng)的點(diǎn)陣數(shù)據(jù)和地址，然后通過專用接口電路及單片機(jī)與CPLD接口電路把它送入掃描板的寫入地址以及數(shù)據(jù)產(chǎn)生器中。寫入地址及數(shù)據(jù)產(chǎn)生器的作用是產(chǎn)生要寫入存儲(chǔ)器的數(shù)據(jù)和地址。切換控制電路的作用是當(dāng)有數(shù)據(jù)要寫入存儲(chǔ)器時(shí)就產(chǎn)生寫控制信號(hào)。讀寫轉(zhuǎn)換開關(guān)電路根據(jù)控制信號(hào)來決定完成以下兩種操作的哪一種：是把寫數(shù)據(jù)和寫地址同存儲(chǔ)器連接還是把讀數(shù)據(jù)和讀地址同存儲(chǔ)器連接。讀地址產(chǎn)生器產(chǎn)生存儲(chǔ)器的讀出地址。掃描控制電路把存儲(chǔ)器中的數(shù)據(jù)送到顯示屏上，同時(shí)產(chǎn)生時(shí)鐘信號(hào)、鎖存信號(hào)和行掃描信號(hào)。

以上每個(gè)功能模塊都采用VHDL語言編寫，在每個(gè)模塊編寫完之后進(jìn)行編譯，編譯成功再進(jìn)行功能仿真。

下面是采用原理圖方法實(shí)現(xiàn)的轉(zhuǎn)換開關(guān)電路圖，如圖5所示。

圖5 轉(zhuǎn)換開關(guān)電路原理圖

3.2.2 單片機(jī)與CPLD／FPGA接口電路

在功能上，單片機(jī)與大規(guī)模PLD有很強(qiáng)的互補(bǔ)性。單片機(jī)具有功能靈活、性價(jià)比高、人機(jī)對(duì)話易實(shí)現(xiàn)、數(shù)據(jù)處理能力強(qiáng)等特點(diǎn)；復(fù)雜可編程邏輯器件即CPLD則具有高速度高可靠性和開發(fā)便捷規(guī)范容易轉(zhuǎn)化為ASIC（專用集成電路）芯片等方面的優(yōu)點(diǎn)[7]?，F(xiàn)今，很多高性能儀器設(shè)備和智能電子產(chǎn)品中將會(huì)廣泛采用以CPLD和單片機(jī)兩類器件相結(jié)合的電路結(jié)構(gòu)。CPLD與單片機(jī)的接口方式有兩種，即總線方式與獨(dú)立方式，本設(shè)計(jì)采用總線接口方式進(jìn)行數(shù)據(jù)通信[8]。

單片機(jī)以總線方式與復(fù)雜可編程邏輯器件CPLD進(jìn)行數(shù)據(jù)通信有許多優(yōu)點(diǎn)。比如只需一條單字節(jié)指令就能完成所需的讀／寫時(shí)序。如：

MOV＠DPTR，A；

MOV A，＠DPTR。

CPLD與MCS－51單片機(jī)的總線接口通信的VHDL源程序編寫時(shí)要注意雙向端口RAM的VHDL語言描述。803l以總線方式工作，例如，由8031將數(shù)據(jù)5AH寫入目標(biāo)器件中的第一個(gè)寄存器LATCH＿OUTl的指令是：

MOV A，＃5AH

MOV＠DPTR，，＃6FF5H

MOVX＠DPTR，A

當(dāng)READY為高電平時(shí)，8031從目標(biāo)器件中的寄存器LATCH＿INl將數(shù)據(jù)讀入的指令是：

MOV＠DPTR，＃9F7EH

MOVX A，＠DPTR

3.2.3 系統(tǒng)設(shè)計(jì)

利用層次化設(shè)計(jì)方法，先組建底層設(shè)計(jì)，然后實(shí)現(xiàn)頂層設(shè)計(jì)。EDA工具軟件提供了良好的邏輯綜合與優(yōu)化功能，它能夠?qū)⒃O(shè)計(jì)人員設(shè)計(jì)的邏輯級(jí)電路圖自動(dòng)地轉(zhuǎn)換為可供綜合的門級(jí)電路，并生成相應(yīng)的網(wǎng)表文件、時(shí)序分析文件及各種報(bào)表，最終生成可編程下載的文件。本系統(tǒng)中先將各個(gè)子模塊進(jìn)行編譯，先生成子模塊符號(hào)，然后建立頂層設(shè)計(jì)文件，在頂層設(shè)計(jì)文件中調(diào)入生成的各個(gè)子模塊符號(hào)，經(jīng)過恰當(dāng)?shù)倪B接即可得到設(shè)計(jì)頂層文件。CPLD掃描控制電路的設(shè)計(jì)頂層文件Top.gdf如圖6所示。

圖6 掃描控制電路頂層原理圖

可以使用逐列循環(huán)掃描的方式來不間斷地顯示“VHDL”這4個(gè)英文字母。CPLD掃描控制電路包括以下3個(gè)模塊：模塊CHW，此模塊控制每一個(gè)漢字或字母顯示的時(shí)間，改變常數(shù)可改變顯示時(shí)間的長(zhǎng)短；模塊CNTA，此模塊產(chǎn)生列選擇信號(hào)；模塊CORA，此模塊對(duì)應(yīng)列選擇信號(hào)輸出每一列對(duì)應(yīng)的數(shù)據(jù)，點(diǎn)亮相應(yīng)的燈管。

3.2.4 編譯仿真與項(xiàng)目校驗(yàn)

在對(duì)頂層設(shè)計(jì)文件“Top.gdf”構(gòu)成的項(xiàng)目“Top”編譯前，先選擇目標(biāo)器件，本設(shè)計(jì)使用Altera公司的FLEX10K系列可編程邏輯器件中的EPF10K10LC84－4，然后進(jìn)行編譯。編譯過程中將產(chǎn)生一系列標(biāo)準(zhǔn)文件可進(jìn)行時(shí)序模擬、適配，完成對(duì)設(shè)計(jì)的功能、時(shí)序仿真。時(shí)序仿真時(shí)進(jìn)行時(shí)序分析，判斷輸入輸出時(shí)間的延遲。對(duì)掃描控制模塊進(jìn)行時(shí)序仿真后得到輸出波形，通過波形圖中輸入輸出波形的對(duì)比，可以很容易看出預(yù)定項(xiàng)目的完成情況。本系統(tǒng)在設(shè)定了CLK，SEL信號(hào)的情況下，經(jīng)過仿真后，設(shè)計(jì)的各信號(hào)的延遲在2 ns左右，基本符合設(shè)計(jì)指標(biāo)要求。波形圖如圖7所示。

圖7 時(shí)序波形圖

4 結(jié) 語

系統(tǒng)采用以CPLD為核心來控制LED顯示屏的方法，此方法把本來由軟件進(jìn)行的數(shù)據(jù)提取、并串轉(zhuǎn)換以及移位輸出和鎖存等復(fù)雜的操作，交由CPLD硬件實(shí)現(xiàn)，大大提高了系統(tǒng)的可靠性。引入CPLD極大地簡(jiǎn)化了軟件的編程，并且因?yàn)镃PLD器件具有高速特性，能夠使超大規(guī)模的LED顯示屏的刷新速度得以保證[8]。此外，CPLD掃描電路的核心模塊可通過PC顯示卡接口，如此就可以借助計(jì)算機(jī)平臺(tái)，將LED顯示屏很好地應(yīng)用于高速實(shí)時(shí)顯示領(lǐng)域，滿足了現(xiàn)如今對(duì)LED顯示屏實(shí)時(shí)性的要求，具有非常廣泛的應(yīng)用價(jià)值。

[1]曾和蘭，劉登桃.基于STC11L08的動(dòng)畫顯示控制器[J].長(zhǎng)春工業(yè)大學(xué)學(xué)報(bào)：自然科學(xué)版，2011，32（4）：399－403.

[2]童星，熊文龍.基于CPLD的LED顯示控制板[J].武漢理工大學(xué)學(xué)報(bào)：交通科學(xué)與工程版，2007（1）：144－147.

[3]諸昌鈴.LED顯示屏系統(tǒng)原理及工程技術(shù)[M].成都：電子科技大學(xué)出版社，2000：35－157.

[4]劉愛榮，王振成.EDA技術(shù)與CPLD／FPGA開發(fā)應(yīng)用簡(jiǎn)明教程[M].北京：清華大學(xué)出版社，2007：321－321.

[5]莊鎮(zhèn)泉，胡慶生.電子設(shè)計(jì)自動(dòng)化[M].北京：科學(xué)出版社，2000：3－15.

[6]潘松，王國(guó)棟.VHDL實(shí)用教程[M].成都：電子科技大學(xué)出版社，2000：5－15.

[7]唐楊波.基于單片機(jī)和CPLD共同控制的的LED大屏幕顯示系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].科技創(chuàng)新導(dǎo)報(bào)，2009，13：24－25.

[8]馬海濤，劉玉川，莊然，等.基于CPLD的時(shí)差法在小管徑流量測(cè)量中的應(yīng)用[J].長(zhǎng)春工業(yè)大學(xué)學(xué)報(bào)：自然科學(xué)版，2007，28（3）：264－266.