趙家松，周 兵，嚴(yán)偉榆

（云南農(nóng)業(yè)大學(xué) 基礎(chǔ)與信息工程學(xué)院，云南 昆明 650201）

基于集成計(jì)數(shù)器的N進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真

趙家松，周 兵，嚴(yán)偉榆

（云南農(nóng)業(yè)大學(xué) 基礎(chǔ)與信息工程學(xué)院，云南 昆明 650201）

計(jì)數(shù)器是一種重要的時(shí)序邏輯電路，廣泛應(yīng)用于各類數(shù)字系統(tǒng)中。介紹以集成計(jì)數(shù)器74LS161和74LS160為基礎(chǔ)，用歸零法設(shè)計(jì)N進(jìn)制計(jì)數(shù)器的原理與步驟。用此方法設(shè)計(jì)了3種36進(jìn)制計(jì)數(shù)器，并用Multisim10軟件進(jìn)行仿真。計(jì)算機(jī)仿真結(jié)果表明設(shè)計(jì)的計(jì)數(shù)器實(shí)現(xiàn)了36進(jìn)制計(jì)數(shù)的功能?；诩捎?jì)數(shù)器的N進(jìn)制計(jì)數(shù)器設(shè)計(jì)方法簡(jiǎn)單、可行，運(yùn)用Multisim 10進(jìn)行電子電路設(shè)計(jì)和仿真具有省時(shí)、低成本、高效率的優(yōu)越性。

電路設(shè)計(jì)；仿真；計(jì)數(shù)器；歸零法；Multisim10

計(jì)數(shù)器是記憶時(shí)鐘脈沖個(gè)數(shù)的數(shù)字電路，作為一種最典型的時(shí)序邏輯電路，在各類數(shù)字系統(tǒng)中有著廣泛的應(yīng)用。計(jì)數(shù)器的設(shè)計(jì)方法主要有兩種，1）以時(shí)鐘觸發(fā)器為核心加上必要的門電路進(jìn)行設(shè)計(jì)[1-2]；2）利用集成計(jì)數(shù)器構(gòu)建，這種方法從設(shè)計(jì)原理到硬件實(shí)現(xiàn)都相對(duì)簡(jiǎn)單，因而較為常用?；诩捎?jì)數(shù)器的N進(jìn)制計(jì)數(shù)器設(shè)計(jì)方法有歸零法和置數(shù)法。文中以最常用的4位二進(jìn)制（十六進(jìn)制）同步加法計(jì)數(shù)器74LS161及十進(jìn)制同步加法計(jì)數(shù)器74LS160為核心，以三十六進(jìn)制為例，介紹了歸零法設(shè)計(jì)N進(jìn)制計(jì)數(shù)器的方法，并用Multisim10軟件進(jìn)行仿真。Multisim10軟件由美國(guó)國(guó)家儀器（National Instruments，NI）公司于2007年推出，該軟件具有以下特點(diǎn)：1）直觀的圖形界面；2）龐大的元器件庫(kù)；3）豐富的測(cè)試儀器；4）完備的分析工具；5）強(qiáng)大的仿真能力；廣泛應(yīng)用于電子電路 的 教 學(xué)[3]、設(shè) 計(jì)[4-5]和 科 研[6]中 。

1 歸零法設(shè)計(jì)原理

1.1 集成計(jì)數(shù)器功能描述

表1 74LS161狀態(tài)表Tab.1 State table of 74LS161

十進(jìn)制同步加法計(jì)數(shù)器74LS160的狀態(tài)表與74LS161類似，區(qū)別在于計(jì)數(shù)狀態(tài)是按十進(jìn)制（8421BCD碼表示）規(guī)律變化。

1.2 歸零法設(shè)計(jì)原理

設(shè)現(xiàn)有M進(jìn)制集成計(jì)數(shù)器，設(shè)計(jì)N進(jìn)制計(jì)數(shù)器。若M>N，從全零初始狀態(tài)S0開始計(jì)數(shù)，第1個(gè)時(shí)鐘到來時(shí)，計(jì)數(shù)狀態(tài)為S1，第N-1時(shí)鐘到來時(shí)，計(jì)數(shù)狀態(tài)為SN-1，第N時(shí)鐘到來時(shí)，利用集成計(jì)數(shù)器的清零端或是置數(shù)端，使計(jì)數(shù)狀態(tài)返回全零初始狀態(tài)S0，原M進(jìn)制集成計(jì)數(shù)器中的SN～SM-1這M-N個(gè)狀態(tài)被跳過。若集成計(jì)數(shù)器的清零端為異步控制方式，具體設(shè)計(jì)與仿真步驟為：

1）確定最大計(jì)數(shù)狀態(tài)SN（過渡狀態(tài)），并寫出SN的二進(jìn)制代碼；

2）根據(jù)狀態(tài)SN的非完全譯碼，求歸零邏輯，即清零端控制信號(hào)的邏輯表達(dá)式；

3）在仿真平臺(tái)Multisim中選擇器件，根據(jù)歸零邏輯創(chuàng)建仿真電路；

4）選擇時(shí)鐘信號(hào)源輸入，示波器或數(shù)碼管等作為測(cè)量或顯示儀器，運(yùn)行仿真電路，觀測(cè)結(jié)果。

圖1 七進(jìn)制加法計(jì)數(shù)器仿真電路Fig.1 Simulation circuit of modulo-7 adding counter

用歸零法設(shè)計(jì)N進(jìn)制計(jì)數(shù)器要注意以下兩點(diǎn)：

1）當(dāng)集成計(jì)數(shù)器的清零端為同步控制方式，則不會(huì)出現(xiàn)過渡狀態(tài)SN，此時(shí)最大計(jì)數(shù)狀態(tài)應(yīng)為SN-1，相應(yīng)歸零邏輯也由SN-1求得。

2）若M

2 三十六進(jìn)制加法計(jì)數(shù)器的設(shè)計(jì)與仿真

2.1 基于74LS161的三十六進(jìn)制加法計(jì)數(shù)器的設(shè)計(jì)與仿真

74LS161為十六進(jìn)制計(jì)數(shù)器，設(shè)計(jì)三十六進(jìn)制計(jì)數(shù)器需要兩個(gè)74LS161通過級(jí)聯(lián)的方法，可先擴(kuò)展成256（16×16）進(jìn)制計(jì)數(shù)器。設(shè)低位的74LS161編號(hào)為1，高位的74LS161編號(hào)為2，再用歸零法設(shè)計(jì)如下：

1）寫出SN的二進(jìn)制代碼：SN=S36=100100；

3）在仿真平臺(tái)Multisim中選擇2個(gè)74LS161，1個(gè)74LS00，2個(gè)5 V電源和地，根據(jù)歸零邏輯創(chuàng)建仿真電路；

4）時(shí)鐘電壓源V1接入計(jì)數(shù)脈沖輸入端CLK，用帶譯碼的十六進(jìn)制數(shù)碼管U4和U5作狀態(tài)輸出的顯示器，完整的三十六進(jìn)制計(jì)數(shù)器仿真電路如圖2所示。

圖2 基于74LS161的三十六進(jìn)制加法計(jì)數(shù)器仿真電路Fig.2 Simulation circuit of modulo-36 adding counter based on 74LS161

運(yùn)行仿真電路，在時(shí)鐘控制下，數(shù)碼管U5和U4以2位十六進(jìn)制數(shù)方式循環(huán)顯示 00，01，02， …，09，0A，0B， …，0F，10，11，…，23，00，…，共 36 種輸出狀態(tài)，本質(zhì)上是 8 個(gè)計(jì)數(shù)輸出端Q2D～Q2AQ1D～Q1A對(duì)應(yīng)二進(jìn)制代碼以00000000，00000001，…，00100011，00000000，…，循環(huán)變化，共36種輸出狀態(tài)。 因此，圖2電路用74LS161實(shí)現(xiàn)了三十六進(jìn)制加法計(jì)數(shù)功能。

2.2 基于74LS160的三十六進(jìn)制加法計(jì)數(shù)器的設(shè)計(jì)與仿真

74LS160為十進(jìn)制計(jì)數(shù)器，其計(jì)數(shù)狀態(tài)QDQCQBQA以8421BCD碼的方式輸出，最大狀態(tài)為1001。設(shè)計(jì)三十六進(jìn)制計(jì)數(shù)器需要2個(gè)74LS160通過級(jí)聯(lián)的方法，可先擴(kuò)展成100（10×10）進(jìn)制計(jì)數(shù)器。設(shè)低位的74LS160編號(hào)為1，高位的74LS160編號(hào)為2，再用歸零法設(shè)計(jì)如下：

1）寫出 SN的 8421BCD 碼：SN=S36=（00110110）8421BCD；

3）在仿真平臺(tái)Multisim中選擇2個(gè)74LS161，1個(gè)74LS20，2個(gè)5 V電源和地，根據(jù)歸零邏輯創(chuàng)建仿真電路；

4）時(shí)鐘電壓源V1接入計(jì)數(shù)脈沖輸入端CLK，用帶譯碼的十六進(jìn)制數(shù)碼管U4和U5作狀態(tài)輸出的顯示器，完整的三十六進(jìn)制計(jì)數(shù)器仿真電路如圖3所示。

圖3 基于74LS160的三十六進(jìn)制加法計(jì)數(shù)器仿真電路Fig.3 Simulation circuit of modulo-36 adding counter based on 74LS160

運(yùn)行仿真電路，在時(shí)鐘控制下，數(shù)碼管U5和 U4以2位十進(jìn)制數(shù)方式循環(huán)顯示 00，01，02，…35，00，…，共 36 種輸出狀態(tài)，本質(zhì)上是8個(gè)計(jì)數(shù)輸出端Q2D～Q2AQ1D～Q1A對(duì)應(yīng)8421BCD碼以初態(tài)00000000，隨著時(shí)鐘的到來依次加1，直到00110101，00000000，…，循環(huán)變化，共36種輸出狀態(tài)。因此，圖3電路用74LS160實(shí)現(xiàn)了三十六進(jìn)制加法計(jì)數(shù)功能。

2.3 基于74LS161的三十六進(jìn)制加法計(jì)數(shù)器的設(shè)計(jì)與仿真（以十進(jìn)制數(shù)方式顯示）

計(jì)數(shù)狀態(tài)以十進(jìn)制數(shù)方式顯示，讀數(shù)方便，符合多數(shù)人的習(xí)慣。若無十進(jìn)制計(jì)數(shù)器74LS160，用十六進(jìn)制計(jì)數(shù)器74LS161也可構(gòu)成以十進(jìn)制數(shù)方式顯示的三十六進(jìn)制加法計(jì)數(shù)器，但設(shè)計(jì)較為復(fù)雜。以下介紹一種設(shè)計(jì)方法。

1）確定級(jí)聯(lián)邏輯：共需要2個(gè)74LS161，設(shè)低位的74LS161編號(hào)為1，高位的74LS161編號(hào)為 2，采用與圖2和圖3同樣的同步級(jí)聯(lián)方式，即外接脈沖同時(shí)接入高、低位2個(gè)74LS161的計(jì)數(shù)脈沖輸入端CLK。低位74LS161的計(jì)數(shù)控制端ENP和ENT都接高電平，即ENP1=ENT1=1，使其工作于計(jì)數(shù)狀態(tài)。因?yàn)橐捎檬M(jìn)制數(shù)方式顯示，則低位74LS161最大輸出狀態(tài)1SN-1=1S9=Q1DQ1CQ1BQ1A=1001，此時(shí)其進(jìn)位輸出RCO1=0，不能用于控制高位74LS161進(jìn)行計(jì)數(shù)。高位74LS161的計(jì)數(shù)控制端ENP和ENT可由低位最大狀態(tài)的非完成譯碼控制，即ENP2=ENT2=Q1DQ1A。設(shè)初態(tài)為全零狀態(tài)，每來一個(gè)時(shí)鐘，低位74LS161記一次數(shù)，狀態(tài)代碼加1，第9個(gè)時(shí)鐘到來后，高位74LS161計(jì)數(shù)控制端有效，第10個(gè)時(shí)鐘到來，低位74LS161清零的同時(shí)，高位74LS161記一次數(shù)。

4）在仿真平臺(tái)Multisim中選擇2個(gè)74LS161，74LS00、74LS04、74LS20各1個(gè)，2個(gè)5 V電源和地，根據(jù)歸零邏輯創(chuàng)建仿真電路；

5）時(shí)鐘電壓源V1接入計(jì)數(shù)脈沖輸入端CLK，用帶譯碼的十六進(jìn)制數(shù)碼管U6和U7作狀態(tài)輸出的顯示器，完整的三十六進(jìn)制計(jì)數(shù)器仿真電路如圖4所示。

圖4 基于74LS161的三十六進(jìn)制加法計(jì)數(shù)器仿真電路（十進(jìn)制數(shù)顯示方式）Fig.4 Simulation circuit of modulo-36 adding counter based on 74LS161，displaying with decimal mumber

運(yùn)行仿真電路，在時(shí)鐘控制下，數(shù)碼管U7和 U6以2位十進(jìn)制數(shù)方式循環(huán)顯示 00，01，02，…35，00，…，共 36 種輸出狀態(tài)，顯示結(jié)果與圖3電路顯示相同。因此，圖4電路用74LS161實(shí)現(xiàn)了以十進(jìn)制數(shù)方式顯示的三十六進(jìn)制加法計(jì)數(shù)功能。

3 結(jié)束語(yǔ)

計(jì)數(shù)器具有計(jì)數(shù)、分頻、定時(shí)等功能特點(diǎn)，廣泛應(yīng)用于數(shù)字測(cè)量、控制等數(shù)字系統(tǒng)，掌握N進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法有著理論和實(shí)踐意義。文中以集成計(jì)數(shù)器74LS161和74LS160為基礎(chǔ)，采用歸零法，多方式地實(shí)例設(shè)計(jì)了36進(jìn)制計(jì)數(shù)器，設(shè)計(jì)原理清晰，邏輯嚴(yán)謹(jǐn)；電路簡(jiǎn)單，易于實(shí)現(xiàn)。應(yīng)用Multisim 10進(jìn)行電子電路設(shè)計(jì)和仿真，可用大量豐富的元器件庫(kù)和實(shí)用的虛擬儀器，操作簡(jiǎn)單，搭建電路方便、快捷，并且修改電路方便，是現(xiàn)代電子設(shè)計(jì)的有效方法?；诩捎?jì)數(shù)器的N進(jìn)制計(jì)數(shù)器設(shè)計(jì)方法有推廣價(jià)值，用非十進(jìn)制集成計(jì)數(shù)器設(shè)計(jì)以十進(jìn)制數(shù)方式顯示的N進(jìn)制計(jì)數(shù)器有創(chuàng)新性。

[1]余孟嘗.數(shù)字電子技術(shù)基礎(chǔ)簡(jiǎn)明教程[M].3版.北京:高等教育出版社，2006.

[2]孫宏國(guó).N進(jìn)制計(jì)數(shù)器的幾種設(shè)計(jì)方法及比較 [J].電氣電子教學(xué)學(xué)報(bào)，2002，24（4）：54－55，62.

SUN Hong-guo.Several design methods of modulo-N counter[J].Journal of EEE，2002，24（4）:54-55，62.

[3]張亞君，陳龍，牛小燕.Multisim在數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)教學(xué)中的應(yīng)用[J].實(shí)驗(yàn)技術(shù)與管理，2008，25（8）：108－110，114.

ZHANG Ya-jun，CHEN Long，NIU Xiao-yan.Application of Multisim in digital circuit and logic design experiment teaching [J].Experimental Technology and Management，2008，25（8）:108-110，114.

[4]趙家松，黃榮華，嚴(yán)偉榆.基于Multisim10的電子搖號(hào)器設(shè)計(jì)與仿真[J].電子設(shè)計(jì)工程，2011，19（13）：124－126，130.

ZHAO Jia-song，HUANG Rong-hua，YAN Wei-yu.Design and simulation on electronic numerical selection generator based on Multisim10 [J].Electronic Design Engineering，2011，19（13）:124-126，130.

[5]董玉冰.基于Multisim9.0簡(jiǎn)易數(shù)字頻率計(jì)的設(shè)計(jì)與仿真[J].長(zhǎng)春大學(xué)學(xué)報(bào)，2009，19（6）：6－8，18.

DONG Yu-bing.The design and simulation of simplified digital frequency counter based on Multisim9.0[J].Journal of Changchun University， 2009，19（6）:6-8，18.

[6]樊彬，周鐵戈，閻少林，等.Multisim在超導(dǎo)器件研究中的應(yīng)用[J].電子學(xué)報(bào)，2010，38（8）：1886-1891.

FAN Bin，ZHOU Tie-ge，YAN Shao-lin，et a1.The application of multisim in superconductive electronics[J].Acta Electronica Sinica， 2010，38（8）:1886-1891.

[7]楊頌華，馮毛官，孫萬(wàn)蓉，等.數(shù)字電子技術(shù)基礎(chǔ)[M].西安:西安電子科技大學(xué)出版社，2000.

[8]萬(wàn)旭.計(jì)數(shù)器的級(jí)聯(lián)規(guī)律及其應(yīng)用[J].浙江師大學(xué)報(bào)：自然科學(xué)版，2000，23（1）：40－44.

WAN Xu.The laws and its application of counters’cascade[J].Journal of Zhejiang Normal University:Natural Science Edition， 2000，23（1）:40-44.

Design and simulation on modulo-N counter based on integrated counter

ZHAO Jia-song， ZHOU Bing， YAN Wei-yu
（School of Science and Information Engineering，Yunnan Agriculture University，Kunming650201，China）

Counter is a kind of important sequential logic circuit model.It has been widely used in a variety of digital systems.A design method of modulo-N counter with integrated counter is presented.Three kinds of modulo-36 counter are designed and simulation by this method.The computer simulation results show that the design implements modulo-36 counter.The design method of modulo-N counter with integrated counter is simple and feasible.This design and simulation based on Multisim10 has many advantages， such as time-saving， 1ow in cost and efficient.

circuit design； simulation； counter； reset zero method； Multisim10

TN79+1；TP391.9

A

1674－6236（2012）04-0027-04

2011-12-31 稿件編號(hào)：201112170

云南省教育廳科學(xué)研究基金項(xiàng)目（09C0284）

趙家松（1975—），男，云南昭通人，碩士，講師。研究方向：電子信息，網(wǎng)絡(luò)通信工程。