盛 寰 陶 君 宗竹林 曹建蜀
(電子科技大學(xué) 成都 611731)
近年來(lái),隨著各國(guó)對(duì)空間領(lǐng)域的探索,空間目標(biāo)探測(cè)與識(shí)別在空戰(zhàn)攻防中扮演著越來(lái)越重要的角色。如何對(duì)空間目標(biāo)進(jìn)行有效的跟蹤和識(shí)別,如何研制高效可靠的空間目標(biāo)探測(cè)雷達(dá)系統(tǒng),已成為當(dāng)今重要軍事課題。隨著雷達(dá)功能日臻完善和復(fù)雜,對(duì)空間探測(cè)雷達(dá)系統(tǒng)的可靠性和完備性的驗(yàn)證和測(cè)試也成為雷達(dá)系統(tǒng)設(shè)計(jì)的一個(gè)重要課題。利用雷達(dá)回波信號(hào)模擬技術(shù),既可以提高雷達(dá)研究和設(shè)計(jì)的效率,又可以減小研究成本。
空間探測(cè)雷達(dá)發(fā)射機(jī)發(fā)出一種特定形式的電磁信號(hào)后,接收機(jī)會(huì)接收到經(jīng)過(guò)不同物體調(diào)制過(guò)后的回波信號(hào),其中包括待測(cè)目標(biāo),云雨等氣象因素,人為干擾因素等。由于各種散射體體積,徑向距離,速度,方位等特征各異,因此同一種電磁發(fā)射信號(hào)會(huì)被調(diào)制生成不同的回波信號(hào),而這些信號(hào)又在同一種傳播介質(zhì)中線(xiàn)性疊加,最終合成接收的回波信號(hào)。而且通常電子元件工作時(shí)有熱效應(yīng),所以收到的實(shí)際回波信號(hào)還會(huì)混雜著接收機(jī)內(nèi)部產(chǎn)生的熱噪聲。
綜上所述,雷達(dá)回波信號(hào)可以抽象成四個(gè)部分組成:目標(biāo)、雜波、噪聲、干擾回波信號(hào),理想回波信號(hào)可以建模如下[1]:
其中,s(t)為目標(biāo)回波信號(hào);n(t)為雜波信號(hào);c(t)為噪聲信號(hào);j(t)為波干擾信號(hào)。
雷達(dá)回波模擬即是通過(guò)建立上述各種信號(hào)的數(shù)學(xué)模型來(lái)復(fù)現(xiàn)各種環(huán)境下回波信號(hào)的。
以脈沖壓縮體制雷達(dá)為基礎(chǔ),分析目標(biāo)的回波模型。設(shè)發(fā)射信號(hào)帶寬、脈寬分別為B、T的LFM(線(xiàn)性調(diào)頻)信號(hào),經(jīng)過(guò)徑向距離為R,徑向速度為V的目標(biāo)調(diào)制,產(chǎn)生多普勒頻移為fd=2V/λ,延時(shí)為τ=2R/c,其中c為光速,不考慮載頻,目標(biāo)的回波信號(hào)如下式[2]:
在雷達(dá)系統(tǒng)中存在著的噪聲可看作是在接收信號(hào)sr(t)上進(jìn)行相加的高斯白噪聲。要模擬檢波后包絡(luò)服從瑞利分布的白噪聲,需要模擬產(chǎn)生兩路正交獨(dú)立的標(biāo)準(zhǔn)正態(tài)分布隨機(jī)數(shù),根據(jù)變換抽樣法可以得到計(jì)算公式為[3]:
式中,λ1、λ2分別是兩個(gè)獨(dú)立的(0,1)均勻分布隨機(jī)序列隨機(jī)數(shù);σ為噪聲均方差;μ為噪聲的均值。
有源干擾是通過(guò)人為產(chǎn)生的輻射信號(hào),進(jìn)入接收機(jī)干擾目標(biāo)識(shí)別。分為壓制式和欺騙式。而欺騙式又可以把虛假信息加入距離,速度等參數(shù)。本文主要實(shí)現(xiàn)距離和速度拖引干擾。
干擾一般分為三個(gè)階段,第一階段是停拖期,干擾機(jī)檢測(cè)發(fā)射機(jī)信號(hào),并識(shí)別相關(guān)信息以發(fā)射相似信號(hào)干擾。第二階段,干擾機(jī)發(fā)射強(qiáng)度超過(guò)正?;夭◣в懈蓴_信息的虛假回波信號(hào),并持續(xù)一段時(shí)間,直到雷達(dá)接收機(jī)的信息檢測(cè)波門(mén)被拖出干擾機(jī)原始回波的信息檢測(cè)波門(mén),此時(shí)接收機(jī)檢測(cè)到的是虛假信息。第三階段,停止干擾,此時(shí)接收機(jī)因?yàn)橥蝗粊G失信號(hào),進(jìn)入全頻掃描搜索階段,雷達(dá)接收機(jī)信息空白,維持一段時(shí)間,然后重復(fù)此三階段。由于干擾機(jī)的存在,使得雷達(dá)接收機(jī)反復(fù)工作在提供虛假信息和全頻掃描搜索階段,進(jìn)而無(wú)法正常工作。
2.3.1 距離拖引干擾建模
距離拖引干擾建模如下:
2.3.2 速度拖引干擾建模[4]
速度拖引干擾建模如下:
綜上,帶干擾的雷達(dá)回波Sri(t)可以建模如下:
式中,K定義同式(2)。
當(dāng)雷達(dá)分辨力較低(脈沖寬度>0.5μs或天線(xiàn)波束寬度大于2°)時(shí),雜波的幅度分布通常滿(mǎn)足瑞利分布類(lèi)型。根據(jù)中心極限定理可以導(dǎo)出此時(shí)雜波的幅度分布為高斯型[5],其包絡(luò)服從瑞利分布:
本方案正是沿著上述軟硬件結(jié)合的設(shè)計(jì)思路,使用通用計(jì)算機(jī)配置加FPGA主運(yùn)算的架構(gòu),充分發(fā)揮軟件的靈活性和硬件的實(shí)時(shí)性。將各功能子模塊獨(dú)立封裝,彼此間通過(guò)接口協(xié)議協(xié)調(diào)工作,模擬器結(jié)構(gòu)設(shè)計(jì)如圖1所示。
圖1 模擬器總體設(shè)計(jì)圖
整個(gè)系統(tǒng)包括兩個(gè)部分,分別是通用計(jì)算機(jī)平臺(tái)(或工作站)和專(zhuān)用硬件模擬板(虛線(xiàn)框分隔所示)。其中,計(jì)算機(jī)輔助硬件模擬器,主要完成參數(shù)的動(dòng)態(tài)配置、數(shù)據(jù)的預(yù)處理、以及對(duì)硬件模擬板的控制。硬件模擬板是模擬系統(tǒng)的核心,在所設(shè)計(jì)的硬件平臺(tái)上需要完成對(duì)各種信號(hào)的模擬,以及數(shù)據(jù)的存儲(chǔ)、傳輸和視頻信號(hào)的顯示(D/A)等。FPGA內(nèi)部詳細(xì)功能模塊如圖2所示。
圖2 FPGA內(nèi)部功能模塊實(shí)現(xiàn)
根據(jù)歐拉公式,對(duì)于LFM(線(xiàn)性調(diào)頻)發(fā)射信號(hào)St(t)=exp(jπB/Tt2),可以將其變形為:
式中正余弦部分分別表示信號(hào)的實(shí)部、虛部。采用線(xiàn)性查找表實(shí)現(xiàn)三角函數(shù),發(fā)射信號(hào)的實(shí)現(xiàn)方式如圖3所示。
圖3 線(xiàn)性調(diào)頻信號(hào)實(shí)現(xiàn)方式
同理對(duì)于多普勒產(chǎn)生的信號(hào)頻移,如式 exp[j4πVf0(t-τ)/c],實(shí)現(xiàn)方式類(lèi)似,如圖4 所示。
圖4 多普勒頻移實(shí)現(xiàn)方式
根據(jù)2.2節(jié)中所述噪聲建模方式,正交高斯白噪聲實(shí)現(xiàn)方式如圖5所示,其中18位線(xiàn)性反饋移位寄存器(LFSR)的本證多項(xiàng)式為x17⊕x6⊕1,對(duì)應(yīng)的互反本證多項(xiàng)式為x17⊕x10⊕1,本證多項(xiàng)式可以構(gòu)造周期為(218-1)的偽隨機(jī)數(shù)?;シ吹膬蓚€(gè)LFSR的18位狀態(tài)值即為周期內(nèi)反向變化的偽隨機(jī)序列。LFSR的構(gòu)造如圖5所示。
圖5 18位LFSR構(gòu)造
同樣采用線(xiàn)性查找表的方式,高斯白噪聲的硬件實(shí)現(xiàn)框圖如圖6所示。
圖6 正交高斯序列生成框圖
3.3.1 距離拖引干擾
距離拖引干擾表現(xiàn)在回波延時(shí)τ的變化上,可以在前文回波多普勒模擬的基礎(chǔ)上,通過(guò)把延時(shí)計(jì)數(shù)器加另一受狀態(tài)機(jī)控制的延時(shí)計(jì)數(shù)器值完成。實(shí)現(xiàn)框圖如圖7所示。
圖7中K1和N1是基于距離拖引干擾的延時(shí)τ控制的計(jì)數(shù)器。
圖7 距離拖引干擾實(shí)現(xiàn)
3.3.2 速度拖引干擾
速度拖引干擾表現(xiàn)為多普勒頻移疊加另一變化的頻移,在多普勒頻移實(shí)現(xiàn)方式的基礎(chǔ)上,通過(guò)把多普勒頻移的值加另一個(gè)受狀態(tài)機(jī)控制的多普勒頻移值完成。實(shí)現(xiàn)框圖如圖8所示。
圖8 速度拖引干擾實(shí)現(xiàn)
對(duì)于云雨雜波,數(shù)學(xué)模型可以表示為幅度x(n)服從瑞利分布,功率譜S(w)服從高斯分布的隨機(jī)序列。因其計(jì)算量不大,上位機(jī)計(jì)算快,而計(jì)算過(guò)程的硬件實(shí)現(xiàn)損耗資源過(guò)多,因此云雨雜波通過(guò)PC機(jī)模擬,把數(shù)據(jù)通過(guò)以太網(wǎng)下傳后存儲(chǔ)于 DDR2 SDRAM中,按時(shí)序讀取。其計(jì)算流程如圖9所示。
圖9 雜波計(jì)算流程
設(shè)目標(biāo)和雷達(dá)平臺(tái)之間距離R=50km,速度V=10km/s,波束指向與目標(biāo)方向相同,雷達(dá)脈寬Tp=40μs,帶寬 B=40MHz,脈沖重復(fù)頻率 Fr=250MHz,積累脈沖數(shù)K=50,一個(gè)脈沖重復(fù)時(shí)間內(nèi)的采樣點(diǎn)數(shù)M=1000,回波通過(guò)DA轉(zhuǎn)換輸出后,示波器觀(guān)察點(diǎn)目標(biāo)時(shí)域?qū)嵅刻摬坎ㄐ螆D和頻譜儀所示信號(hào)頻譜圖如圖10、11所示,其中采用的DA芯片是AD9736,數(shù)據(jù)位寬14比特。
圖10 目標(biāo)時(shí)域波形
圖11 目標(biāo)信號(hào)頻譜
圖11中頻譜中心是零頻峰值,頻譜帶寬是50MHz。實(shí)際應(yīng)用中經(jīng)后端隔直電容以及交流耦合的AD數(shù)據(jù)采集,結(jié)果顯示數(shù)據(jù)無(wú)誤。
把FPGA仿真結(jié)果通過(guò)以太網(wǎng)回傳到配置PC上硬盤(pán)存儲(chǔ),提取前4組數(shù)據(jù)與Matlab仿真結(jié)果對(duì)比見(jiàn)圖12、13。
圖12中綠實(shí)線(xiàn)是Matlab值,紅虛線(xiàn)是FPGA硬件仿真值,容易觀(guān)察兩者基本重合。圖13中顯示兩組數(shù)據(jù)相對(duì)誤差最大值1.09%,數(shù)據(jù)正確。
設(shè)采樣率Fs=50MHz,采樣周期Ts=0.1ms,運(yùn)用計(jì)算機(jī)仿真可得高斯白噪聲I、Q兩路5000點(diǎn)的采樣序列如圖14所示。統(tǒng)計(jì)仿真結(jié)果顯示模擬序列服從正態(tài)分布。
圖14 高斯噪聲波形及統(tǒng)計(jì)圖
4.3.1 距離拖引
選取干擾的拖引周期為20μs,干擾目標(biāo)相對(duì)速度Vf=5km/s,采樣率Fs=50MHz。干擾期內(nèi)干擾波形和目標(biāo)回波的疊加波形如圖15所示。
圖15 距離拖引干擾仿真圖
4.3.2 速度拖引
選取干擾的拖引周期為30μs,真實(shí)目標(biāo)速度Vt=10km/s,干擾目標(biāo)相對(duì)速度Vf=1km/s,加速度為af=1km/s2,采樣頻率Fs=50MHz以及雷達(dá)脈沖重復(fù)頻率Fr=50MHz。其拖引過(guò)程的多普勒調(diào)制信號(hào)在Modelsim仿真結(jié)果如圖16所示。
圖16 速度拖引干擾仿真圖
設(shè)信號(hào)脈寬 Tp=50μs,脈沖重復(fù)頻率 Fr=1kHz,采樣率Fs=50MHz,雜波寬度(所占距離單元個(gè)數(shù))L=50,雜波速度V=3m/s,發(fā)射信號(hào)帶寬B=50MHz。可得幅度譜服從瑞利分布以及功率譜服從高斯譜的雜波信號(hào)如圖17、18所示。
本文以空間探測(cè)雷達(dá)仿真系統(tǒng)為背景,研究并完成了雷達(dá)回波信號(hào)半實(shí)物模擬器的設(shè)計(jì)與實(shí)現(xiàn)。對(duì)目標(biāo)回波,接收機(jī)噪聲,干擾以及氣象雜波進(jìn)行了建模、仿真,并且在Virtex-5 FPGA平臺(tái)ML510上硬件實(shí)現(xiàn)。相比以往的雷達(dá)模擬器平臺(tái),該雷達(dá)模擬器首次實(shí)現(xiàn)了干擾的硬件設(shè)計(jì),回波組成部分更加完善,真實(shí)性和實(shí)用性都有一定程度的提升。
[1]任麗香,龍騰.一種通用雷達(dá)信號(hào)模擬器的設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代雷達(dá),1998,(6).
[2]謝建民.線(xiàn)性調(diào)頻雷達(dá)回波模擬和信號(hào)處理研究[D].電子科技大學(xué),2008.
[3]黃莉.地基雷達(dá)的回波生成和信號(hào)處理方法研究[D].電子科技大學(xué),2006.
[4]劉東紅,張永順.對(duì)脈沖壓縮雷達(dá)的移頻干擾及其實(shí)現(xiàn)[J].電子對(duì)抗,2004,(2):15 -17.
[5]吳順君,梅曉春等.雷達(dá)信號(hào)處理和數(shù)據(jù)處理技術(shù)[M].北京:電子工業(yè)出版社,2010,60-61.