文 燕

（深圳方正微電子有限公司，廣東 深圳 518116）

1 高壓LDMOS器件的物理特性

建立一個(gè)精確的器件模型要基于對(duì)相應(yīng)器件物理特性的深刻理解。因此，我們先簡(jiǎn)要分析高壓LDMOS的器件結(jié)構(gòu)和特殊的物理效應(yīng)，為準(zhǔn)確建模工作的展開(kāi)打好基礎(chǔ)。一個(gè)N型LDMOS器件結(jié)構(gòu)如圖1所示，LDMOS是一種雙擴(kuò)散結(jié)構(gòu)的功率器件，在柵極邊界下沿著橫向形成一個(gè)有濃度的溝道，長(zhǎng)度為L(zhǎng)ch。為了增加擊穿電壓，在有源區(qū)和漏區(qū)之間有一漂移區(qū)，總長(zhǎng)表示為L(zhǎng)dr。LDMOS中的漂移區(qū)是該類器件與普通MOS區(qū)別的關(guān)鍵，漂移區(qū)的雜質(zhì)濃度比較低，因此，當(dāng)LDMOS接高壓時(shí)，漂移區(qū)呈高阻，能夠承受更高的電壓。圖1所示為L(zhǎng)DMOS的多晶擴(kuò)展到漂移區(qū)的場(chǎng)氧上方，充當(dāng)場(chǎng)極板，會(huì)弱化漂移區(qū)的表面電場(chǎng)，有利于提高擊穿電壓。除此之外，LDMOS器件的柵氧厚度、結(jié)深等也比普通MOS器件厚。

從圖1看出在這種LDMOS結(jié)構(gòu)中，當(dāng)柵壓為正時(shí)，溝道區(qū)上方會(huì)耗盡，漂移區(qū)上方會(huì)產(chǎn)生積累層，進(jìn)一步提升柵壓后，當(dāng)滿足器件開(kāi)啟條件并且在漏端加正電壓時(shí)，電子會(huì)從源端經(jīng)過(guò)溝道區(qū)的反型層和漂移區(qū)的積累層到達(dá)漏端。另外，由于溝道區(qū)與漂移區(qū)形成P-N結(jié)，會(huì)產(chǎn)生空間電荷區(qū)，使電子只能從非常靠近器件表面處通過(guò)，這樣會(huì)造成電子在溝道夾斷之前在漂移區(qū)上方的積累層產(chǎn)生速度飽和，這就是準(zhǔn)飽和現(xiàn)象[1～3]。又由于LDMOS是功率器件，在大電流和大電壓的作用下，功耗要遠(yuǎn)大于其他MOS器件，器件工作所產(chǎn)生的熱會(huì)造成溝道的溫度上升，遷移率下降，進(jìn)而造成電流下降，這就是自熱效應(yīng)。當(dāng)Vgs大于某一電壓時(shí)，隨著電壓的增加，漂移區(qū)的耗盡層加寬，使得電流通過(guò)漂移區(qū)時(shí)變得非常擁堵，電流隨著Vgs增加的速度明顯減緩，漂移區(qū)電阻變大，隨著漏電壓的增加漏電流出現(xiàn)明顯的下彎趨勢(shì)。正是這些特殊結(jié)構(gòu)和固有的物理特性，給LDMOS器件的建模工作帶來(lái)新的困難。

圖1 LDMOS結(jié)構(gòu)

2 建模

首先需要了解結(jié)型場(chǎng)效應(yīng)管（結(jié)構(gòu)如圖2）的工作原理，在P型硅片兩側(cè)制作兩個(gè)N+區(qū)，與P型形成兩個(gè)PN結(jié)。這兩個(gè)N+區(qū)就是兩個(gè)柵極，兩個(gè)N+區(qū)之間的P區(qū)就是溝道，溝道的兩端分別是漏極和源極。在漏極和源極短接的情況下，將兩個(gè)柵極聯(lián)接在一起，并在柵極與源極之間外接反向偏置的柵源電壓Vgs。因?yàn)镹+柵區(qū)的電阻率遠(yuǎn)小于P溝道的電阻率，故兩個(gè)PN結(jié)的耗盡區(qū)都向溝道擴(kuò)展，從而使溝道電阻增大。由此可見(jiàn)結(jié)型柵場(chǎng)效應(yīng)管JFET基本上是一個(gè)受電壓控制的電阻，是一種電壓控制器件。

這些現(xiàn)象跟LDMOS的漂移區(qū)的特性很像，所以LDMOS的電路模型就用正常的MOS管與JFET管來(lái)替代。具體提參示意圖如圖3，其中g(shù)dnoise和gsnoise為電壓控制電阻，F(xiàn)JFET為電流控制電流源，Ex1和Ex2同時(shí)控制FJFET。

圖2 結(jié)型場(chǎng)效應(yīng)管

圖3 LDMOS提參等效示意圖

根據(jù)圖3，開(kāi)始提取LDMOS模型的基本步驟如下：

（1）把低壓下的global model與上面建立的macro model組合在一塊導(dǎo)入MBP中，macro model如下：

（2）初始化macro model，可取RD、RS為1/2RDSW；

（3）用短溝、道器件，當(dāng)Vds=0.1時(shí)，Ids-Vgs-Vbs曲線進(jìn)行擬合得到RD、RS的值；

（4）用短溝道器件，當(dāng)Vds=0.1時(shí)，Vbs=0，Ids-Vgs-Vbs曲線進(jìn)行擬合得到RDSW、RDSWB的值；

（5）用一組L變化的器件，當(dāng)Vgs低壓時(shí)，Ids-Vds-Vgs曲線進(jìn)行擬合得到VSAT、AT；

（6）用短溝道器件，當(dāng)Vbs=0，Vgs高壓時(shí)，Ids-Vds-Vgs曲線進(jìn)行擬合得到PF1、PF2、PF3、PF4…TC1、TC2；

（7）用短溝道器件，當(dāng)Vbs=-3，Vgs高壓時(shí)Ids-Vds-Vgs曲線進(jìn)行擬合得到prds；

（8）最后對(duì)所有模型參數(shù)進(jìn)行調(diào)整，直到達(dá)到與實(shí)測(cè)曲線很好的擬合為止。

3 提參分析

設(shè)計(jì)了一套1.0μm 40V的LDMOS模型版，在CMOS工藝線上流片提取參數(shù)。圖4和圖5中的新模型解析值與實(shí)測(cè)值曲線圖是仿真后數(shù)值和實(shí)測(cè)值的對(duì)比結(jié)果（解析值為實(shí)線，實(shí)測(cè)值為點(diǎn)）。下面根據(jù)圖形，進(jìn)行結(jié)果分析與偏差比較。

圖4是器件在Vds=0.1V、Vgs從0變化到40V時(shí)的轉(zhuǎn)移特性。從圖中可以看出，測(cè)量值與解析值整體符合很好。在Vgs=3V到Vgs=6.8V時(shí)出現(xiàn)偏差，最大的偏差點(diǎn)出現(xiàn)在Vgs=3.6V，這時(shí)，測(cè)量值I=2.079×10-5A，解析值I=2.239×10-5A，偏差值為0.16×10-5A，，符合提參標(biāo)準(zhǔn)。

圖5是器件在不同柵壓下，Vds從0變化到40V時(shí)的輸出特性對(duì)比。在Vgs＞25V時(shí)，解析值與測(cè)量值在飽和區(qū)出現(xiàn)偏差，表現(xiàn)為解析值比測(cè)量值平均高出1.661%；在Vgs＞20V時(shí)，線性區(qū)與飽和區(qū)交接處出現(xiàn)偏差，最大偏差值出現(xiàn)在Vds=18V，偏差為0.18×10-2A，，符合提參標(biāo)準(zhǔn)。在Vgs＜20V時(shí)，整體符合良好。

圖4 新模型解析值與實(shí)測(cè)值曲線圖（轉(zhuǎn)移特性）

圖5 新模型解析值與實(shí)測(cè)值曲線圖（輸出特性）

圖5的解析值很好地呈現(xiàn)出高壓LDMOS的準(zhǔn)飽和現(xiàn)象[4]。圖5中，當(dāng)柵壓較大時(shí)，Vgs從28V到40V時(shí)，這時(shí)漂移區(qū)的耗盡區(qū)加大，電子只能從溝道表面很窄的區(qū)域到達(dá)漏極，這時(shí)漏電流Id隨漏源Vgs的變化變得不敏感，且不再是等距的上升，電流增長(zhǎng)趨勢(shì)變得平緩，出現(xiàn)了因載流子速度飽和引起的電流準(zhǔn)飽和現(xiàn)象。

從圖5的解析值還可看出，當(dāng)Vgs約大于17.5V，Vds約大于20V時(shí)，漂移區(qū)的耗盡區(qū)寬度增大，此時(shí)電阻變大，漏極電流下降。也就是說(shuō)漂移區(qū)電阻隨電壓變化而發(fā)生變化。與此同時(shí)，電流加大，溫度升高，出現(xiàn)了自熱現(xiàn)象。因而我們通過(guò)用JFET的特性來(lái)代替漂移區(qū)，很好地模擬了這種特性。

實(shí)驗(yàn)結(jié)果表明，該SPICE模型轉(zhuǎn)移特性和輸出特性的解析值和測(cè)量值符合良好，并且比常規(guī)的模型更能反應(yīng)LDMOS器件的固有特性。

4 結(jié)論

本文建立了一種簡(jiǎn)便準(zhǔn)確且易于工程應(yīng)用的高壓LDMOS電路模型。該模型不同于以往常規(guī)的MOS管模型，而是采用了增強(qiáng)型MOS+FJFET新的電路模型。其中，MOS管模擬LDMOS的MOS管特性，F(xiàn)JFET模擬其他LDMOS特有的特性。通過(guò)設(shè)計(jì)一套1.0μm 40V LDMOS的模型版，在CMOS工藝線上流片提取參數(shù)。結(jié)果表明，模型解析值與測(cè)量值符合良好，而且新模型的解析值很好地體現(xiàn)出了高壓LDMOS的準(zhǔn)飽和特性、自熱現(xiàn)象和漂移區(qū)的壓控電阻性，也不存在收斂性問(wèn)題。與常規(guī)模型相比，更能反應(yīng)LDMOS器件的固有特性。該模型的建立可以很好地指導(dǎo)LDMOS器件的工程應(yīng)用。

[1] AARTS A, DHALLEWEYNN, VAN LANGEVELDE R,et al. A surface potential-based high-voltage compact LDMOS transistor model [J]. IEEE Trans. On Electron Devices, 2005, 52（5）∶ 999-1 007.

[2] 孫玲玲，何佳，劉軍.基于表面電勢(shì)的高壓LDMOS晶體管直流模型改進(jìn)[J].電子器件，2008，31（4）：1 109-1 112.

[3] LIU Chung-Mon, KUO J B. Quasrsaturation capacitance behavior of a DMOS device[J]. IEEE Trans. On Electron Devices, 1997, 44（7）∶ 1 117-1 123.

[4] SU J, FANG J, WU J, et al. Characterization and modeling of a 700V single crystal diffused LDMOS device[J].Microelectronics, 2004, 34（2）∶ 192-194.