李鑫儒，蘇寒松

(天津大學(xué)電子信息工程學(xué)院，天津300072)

隨著無(wú)人機(jī)系統(tǒng)的不斷發(fā)展，視頻信號(hào)收發(fā)電路作為無(wú)人機(jī)遙感系統(tǒng)中重要組成部分，受到國(guó)家越來(lái)越高的重視。由于無(wú)人機(jī)常工作在惡劣環(huán)境下，遙感系統(tǒng)采集的信號(hào)很不穩(wěn)定，故將信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，提高了無(wú)人機(jī)在惡劣環(huán)境下的工作能力［1］。

設(shè)計(jì)使用無(wú)線的數(shù)字視頻圖像傳輸方式。這種方式能夠擺脫線纜的束縛，更好的隱蔽自己，達(dá)到偵察的目的。無(wú)線傳輸模塊采用FSK(Frequency-Shift Keying頻移鍵控)調(diào)制，是用不同頻率的載波來(lái)傳送數(shù)字信號(hào)，并用數(shù)字基帶信號(hào)控制載波信號(hào)的頻率。具有抗噪聲性能好、傳輸距離遠(yuǎn)、誤碼率低等優(yōu)點(diǎn)。在中低速數(shù)據(jù)傳輸中，特別是在衰落信道中傳輸數(shù)據(jù)時(shí)，有著廣泛的應(yīng)用［2］。傳統(tǒng)用硬件實(shí)現(xiàn)FSK的方法集成塊多、連線復(fù)雜且體積較大，特別是相干解調(diào)需要提取載波，設(shè)備比較復(fù)雜，成本較高［3］。設(shè)計(jì)基于CPLD芯片，采用VHDL語(yǔ)言編寫(xiě)了一種FSK調(diào)制解調(diào)的方法，并將數(shù)字集成電路CMOS反向器應(yīng)用于模擬電子電路中，對(duì)模擬信號(hào)進(jìn)行處理，直接利用數(shù)字集成門電路的線性特性完成信號(hào)的放大，具有較高的電壓放大倍數(shù)與較高的通頻帶，實(shí)用性較高。

1 電路設(shè)計(jì)原理

1.1 FSK調(diào)制解調(diào)的基本原理

FSK是利用載波信號(hào)的頻率變化來(lái)傳遞數(shù)字信息。在2FSK中，載波的頻率隨二進(jìn)制基帶信號(hào)在f1和f2兩個(gè)頻率點(diǎn)之間變化［4］。故其表達(dá)式為:

式(1)表明，一個(gè)2FSK信號(hào)可以看成是兩個(gè)不同載頻的2ASK信號(hào)的疊加。針對(duì)FSK信號(hào)的特點(diǎn)，本文改進(jìn)了鍵控法，這種方法是利用數(shù)字信號(hào)去控制分頻器來(lái)改變輸出載波頻率，產(chǎn)生一種相位連續(xù)的FSK信號(hào)，而且電路結(jié)構(gòu)簡(jiǎn)單，容易實(shí)現(xiàn)［4］。在2FSK信號(hào)中，載波頻率隨著二元數(shù)字基帶信號(hào)(調(diào)制信號(hào))的“1”或“0”而變化，“1”對(duì)應(yīng)于頻率為f1的載波，“0”對(duì)應(yīng)于頻率為f2的載波。2FSK的已調(diào)信號(hào)的時(shí)域表達(dá)式為:

2FSK信號(hào)的解調(diào)原理是將2FSK信號(hào)分解為上下兩路2ASK信號(hào)分別進(jìn)行解調(diào)，然后進(jìn)行判決。這里所用的抽樣判決是直接比較兩路信號(hào)抽樣值的大小。判決規(guī)則與調(diào)制規(guī)則對(duì)應(yīng)，調(diào)制時(shí)若規(guī)定“1”符號(hào)對(duì)應(yīng)載波頻率f1，則接收時(shí)上支路的樣值較大，應(yīng)判為“1”，反之則判為“0”［4］。

由于本設(shè)計(jì)的難點(diǎn)在接收電路，其需要較高的放大倍數(shù)和通頻帶，所以選用了CMOS反向器構(gòu)成的電路作為接收部分的放大電路。

1.2 CMOS反向器放大原理

CMOS反向器的電壓轉(zhuǎn)移特性曲線［5］(輸入與輸出電壓之間的關(guān)系曲線)見(jiàn)圖1(a)。圖中，AB兩虛線所夾的區(qū)域?yàn)榉聪蚱鞯臓顟B(tài)轉(zhuǎn)換區(qū)。電壓轉(zhuǎn)移特性曲線的中點(diǎn)所對(duì)應(yīng)的輸入電壓為轉(zhuǎn)換電壓，用VT表示，為電源電壓的一半，即VT=VDD/2。在轉(zhuǎn)換區(qū)中，曲線比較陡直，只要輸入電壓有很小的變化，就可引起輸出電壓很大的變化，所以反向器電路在狀態(tài)轉(zhuǎn)換區(qū)具有電壓放大作用，這與運(yùn)算放大器的傳輸特性非常相似，因此可應(yīng)用CMOS反向器構(gòu)成反向比例運(yùn)算電路。集成運(yùn)算放大電路需要的是雙電源，而COMS反向器不需要使用雙電源，因此由CMOS反向器構(gòu)成的反向比例運(yùn)算放大電路比較簡(jiǎn)單;并且在電路參數(shù)選擇、PCB板設(shè)計(jì)等方面強(qiáng)于用晶體三極管或場(chǎng)效應(yīng)管構(gòu)成的反向比例運(yùn)算放大器。

圖1 CMOS反向器電壓轉(zhuǎn)移特性和反饋偏置電路

與通常的放大電路相似，為了使CMOS反向器構(gòu)成的反向比例運(yùn)算放大電路能夠穩(wěn)定可靠的工作，也需要給門電路以靜態(tài)偏置。若將反向器的輸入端偏置在VDD/2處，輸入的動(dòng)態(tài)范圍為最大。反饋偏置方法的特點(diǎn)是偏置電壓穩(wěn)定可靠，受外界因素影響小，且電路簡(jiǎn)單。偏置方法是在反向器的輸入端與輸出端之間接一電阻RF，如圖1(b)所示，即可將反向器電路的靜態(tài)工作點(diǎn)偏置在狀態(tài)轉(zhuǎn)換區(qū)的中點(diǎn)。偏置原理是:CMOS門電路的輸入阻抗很高，一般在108Ω數(shù)值級(jí)以上，而RF遠(yuǎn)小于CMOS門電路的輸入阻抗，故RF上的電壓降近似為零，門電路的輸入電壓與輸出電壓相等，即Vi=Vo，這只能是轉(zhuǎn)換區(qū)的中點(diǎn)。

應(yīng)當(dāng)說(shuō)明，反饋偏置電阻不可過(guò)大，否則靜態(tài)工作點(diǎn)受溫度影響較大，可能會(huì)偏離線性區(qū)，使放大器輸出電壓產(chǎn)生非線性失真，甚至無(wú)法工作。但RF也不能過(guò)小過(guò)小則會(huì)增加門電路負(fù)擔(dān)。RF—般在幾百kΩ至幾十MΩ之間選擇，本設(shè)計(jì)所用反饋偏置電阻為3.3 MΩ。

2 基于CMOS反向器的電路設(shè)計(jì)與實(shí)現(xiàn)

2.1 FSK調(diào)制解調(diào)設(shè)計(jì)

本文設(shè)計(jì)的FSK調(diào)制解調(diào)收發(fā)電路采用了AL TERA公司的EPM570T100C5芯片，系統(tǒng)主時(shí)鐘頻率為150 MHz(芯片外部有源晶振)，“0”，“1”數(shù)字信號(hào)由程序中發(fā)生器產(chǎn)生。為完成FSK調(diào)制和解調(diào)的發(fā)送與接收，由CPLD芯片［6］完成的系統(tǒng)整體邏輯功能框圖如圖2所示。

圖2 系統(tǒng)整體邏輯功能框圖

本系統(tǒng)中調(diào)制是利用兩個(gè)獨(dú)立的分頻器來(lái)改變輸出載波頻率，它們分別由晶振七、八分頻得到，數(shù)字基帶信號(hào)控制轉(zhuǎn)換開(kāi)關(guān)，當(dāng)基帶信號(hào)為“0”，選通載波f1，當(dāng)基帶信號(hào)為“1”時(shí)，選通載波f2，從選通開(kāi)關(guān)輸出的信號(hào)就是數(shù)字FSK信號(hào)。本文設(shè)計(jì)的FSK調(diào)制系統(tǒng)框圖如圖3所示。解調(diào)時(shí)，對(duì)應(yīng)調(diào)制規(guī)則進(jìn)行判決，在一定的時(shí)間內(nèi)檢測(cè)時(shí)鐘上升沿來(lái)確定輸入信號(hào)的頻率，本系統(tǒng)中，計(jì)數(shù)器為4或5時(shí)判基帶信號(hào)為“0”，計(jì)數(shù)器為6、7、8時(shí)判基帶信號(hào)為“1”，解調(diào)系統(tǒng)框圖如圖4所示。

圖3 FSK調(diào)制系統(tǒng)框圖

圖4 FSK解調(diào)系統(tǒng)框圖

2.2 放大電路設(shè)計(jì)

經(jīng)過(guò)多次實(shí)驗(yàn)測(cè)量發(fā)現(xiàn)，CMOS單反向器的開(kāi)環(huán)電壓增益只有5倍～10倍，而本文電路的小信號(hào)要求電壓增益在幾十倍，必須采用多級(jí)門電路構(gòu)成高增益放大器［7］。理論上，可以將三級(jí)反向器串聯(lián)后，仍等效為一個(gè)反向器，電路的輸入與輸出端加隔直電容C1和C2。這種放大器的理論電壓增益A=-RF/R1，輸入電阻Ri=R1，與反向運(yùn)算放大器增益計(jì)算類似。

但實(shí)際通過(guò)畫(huà)PCB電路板實(shí)驗(yàn)發(fā)現(xiàn)，由于經(jīng)過(guò)三級(jí)反向器，這種放大電路的靜態(tài)工作點(diǎn)Q非常難確定，以至于在輸出端基本看不到放大，有時(shí)會(huì)有突然跳變，但十分不穩(wěn)定。所以將電路稍作改進(jìn):選用一個(gè)由反向器、偏置電阻、分壓電阻和負(fù)載電阻所組成的放大模塊，把每一級(jí)放大模塊都調(diào)整到靜態(tài)工作點(diǎn)，再將其級(jí)聯(lián)到一起。

這里需要說(shuō)明的是，PSpice軟件中的7 404只能體現(xiàn)其數(shù)字特性，內(nèi)部結(jié)構(gòu)并非真正MOS管，所以此處根據(jù)CMOS反向器的電路結(jié)構(gòu)，用一個(gè)P溝道VTP和一個(gè)N溝道VTN增強(qiáng)型MOS晶體管按互補(bǔ)方式聯(lián)接成所需反向器。實(shí)際電路中所使用的芯片是74LVC04，工作電壓為3.3 V。分壓電阻分別為4.7 MΩ、5.1 MΩ、2.1 MΩ(經(jīng)反復(fù)試驗(yàn)得出的最佳電阻組合)。如圖5所示的三級(jí)放大模塊的級(jí)聯(lián)，每級(jí)都有3倍多的放大，用OrCAD PSpice軟件進(jìn)行仿真［8］圖6給出了輸入和每級(jí)輸出的波形。圖中輸入信號(hào)為50 mV(綠色波形)，經(jīng)三級(jí)放大后輸出信號(hào)(黃色波形)幅度為1 V，放大20倍左右，達(dá)到預(yù)期目的。

圖5 三級(jí)放大模塊的級(jí)聯(lián)電路

圖6 使用Pspice仿真出的輸入及各級(jí)輸出波形

2.3 系統(tǒng)整體實(shí)現(xiàn)

本文所設(shè)計(jì)的FSK調(diào)制解調(diào)收發(fā)電路如圖7所示，左上角部分為接收電路，由于本電路要傳輸經(jīng)H.264視頻壓縮算法處理的數(shù)字信號(hào)，其傳輸速率最高達(dá)400 kbit/s，根據(jù)此速率選頻網(wǎng)絡(luò)將中心頻率選在20 MHz左右，帶寬為3 MHz(本電路的晶振為外接的150 MHz晶振，經(jīng)分頻法調(diào)制后載波頻率為18.75 MHz和21.4 MHz，要滿足已調(diào)信號(hào)在接收電路選頻范圍內(nèi));右上部分為5 V到3.3 V的電壓轉(zhuǎn)換電路，使用芯片AS1117;左下部分為CPLD芯片的連接，實(shí)現(xiàn)了FSK的調(diào)制解調(diào)，管腳19是用程序生成的一段隨機(jī)代碼，將其連接到管腳21作為基帶信號(hào)databasein，管腳75是調(diào)制信號(hào)fskout，管腳99是由接收電路傳來(lái)的已調(diào)信號(hào)fskmoduout，管腳20為經(jīng)CPLD解調(diào)后的解調(diào)信號(hào)fskdemoduout，本系統(tǒng)還使用了JTAG接口對(duì)可編程邏輯器件的在線編程功能;圖的右下部分為發(fā)射電路，其電感電容是與接收電路相對(duì)應(yīng)的。

圖7 系統(tǒng)整體電路原理圖和PCB圖

無(wú)線模塊與進(jìn)行視頻壓縮的DSP之間的通信采用SPI接口協(xié)議，可以實(shí)現(xiàn)與處理器的高速數(shù)據(jù)傳輸。

3 實(shí)驗(yàn)結(jié)果分析

整 個(gè) 設(shè) 計(jì) 使 用 VHDL 語(yǔ) 言［9］編 寫(xiě)，以EPM570T100C5為程序下載的目標(biāo)芯片，在QuartusⅡ軟件平臺(tái)上進(jìn)行程序編寫(xiě)后仿真，可得到如圖8所示的波形圖。其中:clk1為150 MHz輸入主時(shí)鐘信號(hào)，載波f1和f2分別是通過(guò)對(duì)clk1的7分頻和8分頻得到的，分別為21.4 MHz和18.75 MHz。fskout為 basedatain 基帶信號(hào)［10，11］經(jīng)過(guò) FSK 調(diào)制后的已調(diào)信號(hào)，fskdemoduout為fskout經(jīng)過(guò)FSK解調(diào)器后的解調(diào)信號(hào)。從圖中可以看出，輸出信號(hào)fskdemoduout有延遲，但解調(diào)出的波形與基帶信號(hào)一致。由于時(shí)鐘頻率很高，解調(diào)時(shí)與原載波相位不一致所造成的誤差可忽略不計(jì)。

圖8 系統(tǒng)仿真波形

在硬件測(cè)試中，時(shí)鐘頻率由出clk1輸入，輸入信號(hào)由程序迭代出一個(gè) fthree信號(hào)［12］，同時(shí)引入fskmoduout作為解調(diào)系統(tǒng)的輸入，將fskout設(shè)為調(diào)制系統(tǒng)的輸出，這樣就可以實(shí)現(xiàn)兩塊板子的無(wú)線收發(fā)電路。圖9是用20 MHz模擬示波器GOS-622G看到的輸入輸出波形，上面為輸入波下面為輸出波，由圖看出與仿真結(jié)果一致。

圖9 測(cè)試板的輸入輸出波形

4 結(jié)束語(yǔ)

本文設(shè)計(jì)的基于無(wú)人機(jī)視頻信號(hào)的收發(fā)電路系統(tǒng)，從實(shí)驗(yàn)和測(cè)試結(jié)果看，用VHDL程序?qū)崿F(xiàn)的調(diào)制解調(diào)效果較理想，而且電路結(jié)構(gòu)簡(jiǎn)單，大大降低了系統(tǒng)電路的復(fù)雜度;接收電路中使用CMOS反向器構(gòu)成的放大電路級(jí)聯(lián)模塊，并加了一級(jí)晶體管放大使電路具有一定的驅(qū)動(dòng)能力，同時(shí)也提高了電壓增益，實(shí)用性較高。

［1］鄒韋華.無(wú)人機(jī)視頻信號(hào)處理芯片的研究與設(shè)計(jì)［D］.湖南湖南大學(xué)，2007.

［2］孫玉梅.基于FPGA的FSK調(diào)制解調(diào)器的設(shè)計(jì)及實(shí)現(xiàn)［J］.電子科技，2009，22(5):38-39.

［3］李艷麗，董麗鳳.基于FPGA的FSK調(diào)制與解調(diào)器設(shè)計(jì)［J］.中國(guó)新通信，2008，9:79-82.

［4］劉家慶.基于VHDL的2FSK調(diào)制解調(diào)器設(shè)計(jì)［J］.電子技術(shù)2010，11:73-75.

［5］楊文霞，孫青林.數(shù)字邏輯電路［M］.北京:北京科學(xué)出版社2007:79.

［6］任敏，龐杰，胡慶.CPLD和FPGA器件性能特點(diǎn)與應(yīng)用［J］.傳感技術(shù)學(xué)報(bào)，2002，15(2):165-168.

［7］蘇長(zhǎng)贊.紅外線與超聲波遙控［M］.北京:人民郵電出版社2001:99-104.

［8］劉名章.Pspice電路設(shè)計(jì)與分析［M］.北京:國(guó)防工業(yè)出版社2010:115-128.

［9］王開(kāi)軍，姜宇柏.面向CPLD/FPGA的VHDL設(shè)計(jì)［M］.北京機(jī)械工業(yè)出版社，2007.

［10］束禮寶，宋克柱，王硯方.偽隨機(jī)數(shù)發(fā)生器的FPGA實(shí)現(xiàn)與研究［J］.電路與系統(tǒng)學(xué)報(bào)，2003，8(3):121-124.

［11］趙林軍.基于VHDL可編程m序列發(fā)生器的研制［J］.現(xiàn)代電子技術(shù)，2004，27(14):33-34，37.

［12］杜斌峰，王智敏，孫躍.基于FPGA的數(shù)字混沌序列的實(shí)現(xiàn)及性能分析［J］.電子器件，2011，34(4):477-481.