基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì)思路
2012-12-31 00:00:00黃俊任艷華
科技與企業(yè) 2012年14期
【摘 要】通過(guò)介紹在FPGA中實(shí)現(xiàn)全數(shù)字鎖相環(huán)(DPLL)的原理和方法，提出了一種基于FPGA的鎖相環(huán)模塊化設(shè)計(jì)，通過(guò)分析和仿真驗(yàn)證，可以有效的改善鎖定時(shí)間和抑制相位抖動(dòng)。
【關(guān)鍵詞】VHDL；FPGA；全數(shù)字鎖相環(huán)
