何健標(biāo)，向潞璐

(深圳技師學(xué)院電子通信系通信教研室，廣東深圳518000)

視頻點(diǎn)播技術(shù)(Vedio on Demand，VOD)與被動收看節(jié)目的廣播電視不同，可根據(jù)觀眾需要隨時(shí)選擇節(jié)目。在眾多VOD解決方案中，IPQAM方案由于QoS有保證且前期投入小、擴(kuò)容便利，成為目前國內(nèi)各運(yùn)營商的首選［1］。IPQAM的關(guān)鍵是多載波QAM技術(shù)，可以在一個(gè)物理RF端口輸出多個(gè)相鄰頻點(diǎn)的QAM信號。

多載波QAM的設(shè)計(jì)實(shí)現(xiàn)主要分為調(diào)制和載波合成兩部分。關(guān)于調(diào)制，文獻(xiàn)［2］提出了一種根據(jù)CORDIC相位旋轉(zhuǎn)算法減少乘法器數(shù)量的實(shí)現(xiàn)結(jié)構(gòu);關(guān)于載波合成，常用方法是直接數(shù)字頻率合成算法［3］(DDFS)，其性能關(guān)鍵在于幅度量化精度和相位量化精度，其中相位量化精度尤其重要［4］，但DDFS所需存儲容量會隨相位量化精度的增加呈指數(shù)增長。

雖然文獻(xiàn)［2］提出的實(shí)現(xiàn)結(jié)構(gòu)可以減少乘法器，但CORDIC算法是一個(gè)多級遞歸算法，對于高速信號處理(DDFS的主時(shí)鐘頻率都非常高)，CORDIC算法一般只能采用并行多級流水線結(jié)構(gòu)，與之相對應(yīng)的是多級移位加法器［5］，其結(jié)構(gòu)本質(zhì)上和乘法器沒有太大的區(qū)別。目前主流FPGA都在內(nèi)部集成了性能優(yōu)越的硬件乘法器模塊，文獻(xiàn)［2］尤其不適合FPGA實(shí)現(xiàn)。實(shí)現(xiàn)高精度DDFS的傳統(tǒng)方法是利用三角函數(shù)對稱性壓縮存儲容量，壓縮效果不大;近年來相關(guān)的研究都是在利用對稱性的基礎(chǔ)上，采用CORDIC算法［5］或是各種近似計(jì)算法［6-7］實(shí)現(xiàn)高精度DDFS的同時(shí)大幅度壓縮存儲需求。但上述方法會引入信號幅度的截入誤差，而且需要額外的邏輯資源。

1 多載波QAM模型

假設(shè)調(diào)制的4個(gè)相鄰目標(biāo)頻點(diǎn)分別為ω1，ω2，ω3，ω4，而這4個(gè)頻點(diǎn)的調(diào)制信號的I，Q分量分別為I1，I2，I3，I4和Q1，Q2，Q3，Q4，那么這4路的QAM輸出信號的總和為

傳統(tǒng)設(shè)備都是在模擬域完成各個(gè)頻點(diǎn)QAM信號的合成(如圖1)。

圖1 模擬域的多頻點(diǎn)QAM信號合成

每個(gè)頻點(diǎn)都需要獨(dú)立的DAC、上變頻器和功放等設(shè)備，該方法集成度低、成本高且干擾大。對式(1)進(jìn)行變換，有

式中:Qncos(ωn-ωc)t-Insin(ωn-ωc)t是Incos(ωnωc)t+Qnsin(ωn-ωc)t的希爾伯特變換。式(2)所表達(dá)的物理含義就是將信號In和Qn調(diào)制到固定中頻(ωn-ωc)，然后再上變頻到目標(biāo)頻點(diǎn)的過程(見圖2，其中LOn=ωn-ωc)。

圖2 數(shù)字域的多載波QAM調(diào)制器

固定中頻處的多載波QAM為

由于4個(gè)目標(biāo)頻點(diǎn)是相鄰的，而且中國數(shù)字電視的制式規(guī)定，相鄰頻點(diǎn)之間的頻率間隔是8 MHz，那么當(dāng)ωc=時(shí)，式(3)可以改寫成

2 最佳相位調(diào)制

多載波QAM的輸出信號S最終要經(jīng)過DAC轉(zhuǎn)換為模擬信號(圖2)，由于數(shù)模轉(zhuǎn)換時(shí)數(shù)據(jù)的截?cái)鄷肓炕肼?，所以?dāng)DAC的量化精度確定后，在數(shù)字域提高輸出信噪比就要盡可能地提高每個(gè)子載波輸出信號的電平。

一般而言，S采用N bit的DAC進(jìn)行量化，每路子載波的I，Q分量信號電平就應(yīng)分別用(N-3)bit表示。在式(4)中，假設(shè)In和Qn的最大值為A(在符號映射過程中，為了控制成形濾波器占用的資源，一般采用5 bit數(shù)據(jù)進(jìn)行各種星座的符號映射［8-10］，這樣在不同的星座中符號映射的最大值是不一樣的，但通過調(diào)整成形濾波器系數(shù)的比例因子，可以保證每種星座符號映射的最大值相同。所以上述假設(shè)總是成立的)，根據(jù)三角變換，有

換言之，如果每路子載波的I，Q分量各用(N-3)bit表示，那么DAC輸出模擬信號的幅度永遠(yuǎn)都不會超過DAC滿額輸出的，這樣的數(shù)模轉(zhuǎn)換降低了信號的輸出功率和輸出信噪比。

為盡可能地提高每個(gè)子載波的輸出信號功率，應(yīng)使max S對應(yīng)于DAC的滿額輸出，即max S=2N-1，其中N為DAC的量化精度。在式(5)中，(max S)/A=為一常數(shù)，這個(gè)結(jié)果對應(yīng)的是4路QAM調(diào)制的載波初始相位相同的常規(guī)情況，在最佳相位調(diào)制中需要尋找4路QAM調(diào)制最佳的相位相對關(guān)系。式(4)變成

此時(shí)(max S)/A不再是一個(gè)常數(shù)，而是隨著相位序列φn而變化。由于max S對應(yīng)于(2N-1)這個(gè)常量，要想調(diào)制信號獲得最大的輸出功率，應(yīng)使max S和A的比值盡可能的小。使得(max S)/A最小的φn稱之為最佳相位序列，最佳相位多載波調(diào)制就是通過調(diào)整每一路QAM調(diào)制載波的初始相位以滿足最佳相位序列的要求，使得每個(gè)子載波信號獲得最大輸出功率。

最佳相位序列的求解實(shí)質(zhì)上是一個(gè)三角函數(shù)的極值求解過程，數(shù)學(xué)推導(dǎo)繁瑣且計(jì)算量大。實(shí)際工程應(yīng)用中各子載波的初始相位必然要通過離散化實(shí)現(xiàn)，相位序列的組合是有限的，本文利用軟件程序自動對所有可能的相位序列進(jìn)行匹配分析，計(jì)算最佳的相位序列，其分析計(jì)算過程包括:

1)不失一般性，假設(shè)φ1為0，最佳相位序列的物理含義是最佳的載波間相位關(guān)系，因此作一般性假設(shè)后實(shí)際只需求解φ2，φ3，φ4;

2)對2π相位作M點(diǎn)均勻采樣后，得到相位采樣序列θ，即θ(m)

3)相位抽樣序列θ有M個(gè)取值，3個(gè)載波初始相位φ2，φ3，φ4都分別是M個(gè)值之一，因此所有可能的相位序列就是M種可能的3次方組合，共有M3個(gè)可能的相位序列，針對所有可能的相位序列逐一計(jì)算max S，在M3個(gè)max S中最小值所對應(yīng)的相位序列就是最佳相位序列;

4)M是相位抽樣序列θ的取值個(gè)數(shù)，M越大，相位抽樣的精度越高，分析計(jì)算得到的最佳相位序列越逼近最優(yōu)解。當(dāng)相位抽樣的精度足夠高時(shí)，計(jì)算結(jié)果會逐步收斂，獲得最佳相位序列最優(yōu)解。

圖3是計(jì)算機(jī)的搜索結(jié)果。當(dāng)相位采樣點(diǎn)數(shù)M為1，4路子載波的初始相位相同時(shí)，(max S)/A=;當(dāng)相位序列的采樣點(diǎn)數(shù)M增大，意味著相位序列的采樣精度提高，經(jīng)過分析計(jì)算得到的(max S)/A逐漸減小，說明隨著M增大，獲得的最佳相位序列在逼近最優(yōu)解;當(dāng)M取值為16或其倍數(shù)時(shí)，(max S)/A的值沒有變化，同時(shí)取得最小值，說明相位序列去16個(gè)采樣點(diǎn)的情況下已經(jīng)可以逼近最優(yōu)解，再增加相位序列的采樣精度對改善結(jié)果沒有幫助。因此，當(dāng)M等于16時(shí)，經(jīng)計(jì)算機(jī)全局搜索得到的相位序列φn就是子載波間最佳相位關(guān)系。此時(shí)，(max S)/A為5.21，若DAC取14 bit量化，即max S對應(yīng)于0x3FFF，A對應(yīng)于0x29A5。通過分析計(jì)算最佳相位序列，調(diào)整各載波的初始相位關(guān)系，可使多載波QAM信號獲得3.7 dB的信號增益。

圖3 最佳相位的搜索結(jié)果

3 分?jǐn)?shù)步進(jìn)DDS

常規(guī)型DDFS之所以由于相位量化精度不足而引入誤差，是由于傳統(tǒng)的以2的負(fù)整數(shù)冪作為相位步進(jìn)而產(chǎn)生的一個(gè)周期性的相位截?cái)?，而?dǎo)致頻譜的雜散［4］。根據(jù)式(6)，待合成子載波的頻偏是固定的(4 MHz和12 MHz)，摒棄2的負(fù)整數(shù)冪換以一個(gè)特定分?jǐn)?shù)作為DDFS的相位步進(jìn)，使4 MHz和12 MHz這兩個(gè)信號的合成不存在相位截?cái)?，那么合成信號就只存在幅度截入誤差而不存在相位截?cái)嗾`差，所以采用分?jǐn)?shù)步進(jìn)型DDFS合成子載波可使信號質(zhì)量大為改善。

多載波QAM調(diào)制器中的DAC經(jīng)過比較，選擇14 bit幅度量化精度、采樣率為200 MHz的DAC。即DDFS的系統(tǒng)時(shí)鐘為200 MHz，要合成4 MHz和12 MHz的信號，對應(yīng)的分?jǐn)?shù)相位步進(jìn)應(yīng)取4/200和12/200，故分?jǐn)?shù)相位步進(jìn)的DDFS的輸出序列分別為

分?jǐn)?shù)步進(jìn)型DDS需要保存的相位-幅度采樣點(diǎn)是50個(gè)。根據(jù)第2節(jié)的分析，每個(gè)子載波的信號電平不會超過0x29A5，即每個(gè)子載波調(diào)制的最終輸出的有效位數(shù)不會超過12 bit，但考慮到末位計(jì)算的精度，DDFS的輸出信號采用13 bit的幅度量化。采用特定的分?jǐn)?shù)相位步進(jìn)，可使子載波合成實(shí)現(xiàn)電路的復(fù)雜度大大降低。

1)為了保證頻率控制的精度，通常DDFS的相位累加器是一個(gè)位寬較大(一般取32 bit)的加法器，這是相當(dāng)復(fù)雜的組合電路，在FPGA中組合電路是基于LUT(Look-up Table)結(jié)構(gòu)來實(shí)現(xiàn)的，而單個(gè)LUT只能作5輸入組合電路，復(fù)雜的組合電路是通過多級LUT級聯(lián)來實(shí)現(xiàn)的。因此在FPGA中實(shí)現(xiàn)大規(guī)模組合電路不但耗費(fèi)大量的LUT，而且還占用龐大的布線資源(Interconnects);而分?jǐn)?shù)相位步進(jìn)型DDFS直接按照相位步進(jìn)來存儲數(shù)據(jù)，不需要復(fù)雜的相位累加器作為ROM的輸入地址，可直接采用一個(gè)模50的加1計(jì)數(shù)器作為ROM的地址發(fā)生器。由于加1計(jì)數(shù)器是常用的數(shù)字邏輯器件，F(xiàn)PGA中有專門為實(shí)現(xiàn)加1計(jì)數(shù)器進(jìn)行優(yōu)化的電路，以計(jì)數(shù)器替代原來的加法器作為相位累加器，邏輯資源消耗大為減少而工作性能更加出色。

2)常規(guī)型DDFS在相位精度較高時(shí)，相位-幅度轉(zhuǎn)換往往要占用巨大的邏輯資源。采用分?jǐn)?shù)相位步進(jìn)型DDFS，需要保存的相位-幅度轉(zhuǎn)換采樣點(diǎn)只有50個(gè)，無須壓縮，可直接保存。表1比較了分?jǐn)?shù)相位步進(jìn)型DDFS和Altera公司根據(jù)各種優(yōu)化算法提供的DDFS的IP核占用邏輯資源的情況(DDFS的幅度，相位均采用13 bit量化)。顯然，無論采用何種優(yōu)化算法，Altera提供的IP核所耗用的邏輯資源都遠(yuǎn)遠(yuǎn)大于分?jǐn)?shù)相位步進(jìn)型DDFS模塊。

表1 各種DDFS實(shí)現(xiàn)方法的資源消耗對比

3)最佳相位多載波QAM合成子載波必須滿足最佳相位序列的約束關(guān)系。如果是常規(guī)型DDFS，必須在每個(gè)子載波各自的相位累加器上疊加一個(gè)不同的初始相位，以保證子載波間的相對相位關(guān)系;而分?jǐn)?shù)相位步進(jìn)型DDFS則可以在計(jì)算相位-幅度轉(zhuǎn)換的采樣點(diǎn)時(shí)考慮最佳相位的約束關(guān)系(式8)，從而使所有子載波可以共用一個(gè)模50的加1計(jì)數(shù)器作為相位累加器，省略了7路相位累加器所耗用的邏輯資源。

4 實(shí)現(xiàn)與仿真

根據(jù)上述分析，整個(gè)多載波QAM調(diào)制芯片的電路實(shí)現(xiàn)如圖4所示，4路子載波的正余弦分量由8個(gè)分?jǐn)?shù)步進(jìn)型DDFS實(shí)現(xiàn)，這8個(gè)分?jǐn)?shù)步進(jìn)型DDFS共用一個(gè)模50的加1計(jì)數(shù)器作為相位-幅度轉(zhuǎn)換模塊的地址發(fā)生器。

圖4 多載波QAM調(diào)制芯片實(shí)現(xiàn)框圖

相位-幅度轉(zhuǎn)換模塊由ROM實(shí)現(xiàn)，ROM保存了8個(gè)DDFS中含有最佳相位約束關(guān)系的相位-幅度換算關(guān)系，此ROM的數(shù)據(jù)存儲分布為104 bit(13 bit×8)×50，共需要5 200 bit的存儲空間。ROM中每一個(gè)單元數(shù)據(jù)(104 bit)定義為

為了更好地比較分?jǐn)?shù)步進(jìn)型DDFS和其他常規(guī)類型DDFS的性能，圖5和圖6分別給出采用直接型DDFS和分?jǐn)?shù)步進(jìn)型DDFS合成4 MHz和12 MHz信號的頻譜，由于CORDIC和各種近似計(jì)算法［5-7］存在計(jì)算的截入誤差，性能不如直接型DDFS，所以沒有參與比較。

根據(jù)圖5、圖6中MATLAB仿真結(jié)果顯示，無論是4 MHz還是12 MHz的信號合成，隨著相位量化精度的提高，直接型DDFS輸出信號的頻譜雜散逐步得到改善，但即便是相位精度為13 bit的直接型DDFS，其性能仍不如分?jǐn)?shù)相位步進(jìn)型DDFS。

表2是采用頻譜分析儀和矢量信號分析儀對傳統(tǒng)多載波QAM信號和最佳相位多載波QAM信號測試的結(jié)果。相比之下，經(jīng)過最佳相位調(diào)制算法改進(jìn)的多載波QAM信號不但在同等條件下增加信號的輸出功率，相對于不變的量化噪聲功率，提高了輸出信噪比，同時(shí)采用分?jǐn)?shù)相位步進(jìn)不僅使得各子載波的頻譜雜散現(xiàn)象得到了有效的抑制，而且使各子載波具備了更高的IQ相位精度，因此最佳相位的多載波QAM輸出信號在載噪比、帶外抑制比、調(diào)制誤差度等所有測試指標(biāo)上都得到了明顯的改善。

表2 兩種多載波QAM的測試指標(biāo)

［1］陳勇，商彬.IPQAM設(shè)備關(guān)鍵技術(shù)的研究［J］.電視技術(shù)，2008，32(1):122-124.

［2］VANKKA J，KOSUNEN M，SANCHIS I，et al.A multicarrier QAM modulator［J］.IEEE Circuits and Systems，2000，47(1):1-10.

［3］王利眾，費(fèi)元春，郭德淳，等.用DDS技術(shù)設(shè)計(jì)HDTV選臺電路［J］.電視技術(shù)，2003，27(3):57-75.

［4］李海松，張奇榮，權(quán)海洋.DDS的相位截?cái)嗉跋鄳?yīng)的雜散信號分析［J］.微電子學(xué)與計(jì)算機(jī)，2006(2):141-143.

［5］劉晨，王森章.直接數(shù)字頻率合成器的設(shè)計(jì)及FPGA實(shí)現(xiàn)［J］.微電子學(xué)與計(jì)算機(jī)，2004(5):63-65.

［6］WANG C-C C，SHE H-C，HU R.A ROM-less direct digital frequency synthesizer by using trigonometric quadruple angle formula［C］//Proc.9th International Conference on Electronics，Circuits and Systems.［S.l.］:IEEE Press，2002:65-68.

［7］ASHRAFI A，PAN Z，ADHAMI R，et al.A novel ROM-less direct digital frequency synthesizer based on Chebyshev polynomial interpolation［C］//Proc.36th Southeastern Symposium on System Theory.［S.l.］:IEEE Press，2004:393-397.

［8］趙民建，袁夢濤，李式巨，等.全數(shù)字多星座圖、可變符號率QAM調(diào)制器［J］.電路與系統(tǒng)學(xué)報(bào)，2001(1):1-6.

［9］包莉娜，梁堅(jiān)，易志強(qiáng)，等.DVB-C映射電路的設(shè)計(jì)［J］.電子技術(shù)，2003(8 ):33-35.

［10］王國正，趙利.一種星座可變的自適應(yīng)QAM調(diào)制方案［J］.電視技術(shù)，2012，36(9):92-95.