高 飛，徐 光

雷達(dá)通用信號(hào)處理平臺(tái)的構(gòu)建

高 飛，徐 光

現(xiàn)代雷達(dá)信號(hào)處理平臺(tái)的顯著特點(diǎn)是輸入數(shù)據(jù)多，工作模式復(fù)雜，信息處理量大。在實(shí)時(shí)信號(hào)處理系統(tǒng)中，雷達(dá)信號(hào)處理系統(tǒng)要同時(shí)進(jìn)行高速數(shù)據(jù)分配、處理和大量數(shù)據(jù)交換。隨大規(guī)模集成電路技術(shù)、高速串行處理及各種先進(jìn)算法的飛速發(fā)展，特別是DSP與FPGA相關(guān)技術(shù)的發(fā)展，DSP+FPGA架構(gòu)已成為解決這些問題的最佳方案。

雷達(dá)信號(hào)處理平臺(tái)；數(shù)字信號(hào)處理；現(xiàn)場可編程門陣列

0 引言

信號(hào)數(shù)據(jù)采集所要求的高速、高精度、多通道、大容量數(shù)據(jù)采集系統(tǒng)應(yīng)用在雷達(dá)、聲納、通信、地震預(yù)報(bào)、航空航天等領(lǐng)域都體現(xiàn)出實(shí)時(shí)性強(qiáng)、數(shù)據(jù)率高、數(shù)據(jù)量大、處理復(fù)雜和運(yùn)算量大的特點(diǎn)。

DSP是一種指令集結(jié)構(gòu)處理器，可根據(jù)指令系統(tǒng)來實(shí)現(xiàn)各種算法，其豐富的I/O資源有利于通訊、控制功能的實(shí)現(xiàn)。而FPGA屬于現(xiàn)場可編程器件，設(shè)計(jì)方便、靈活，易于監(jiān)測，能在板級(jí)間反復(fù)迅速的修改內(nèi)部邏輯，實(shí)現(xiàn)系統(tǒng)的重構(gòu)。這種系統(tǒng)結(jié)構(gòu)靈活、實(shí)時(shí)性強(qiáng)、成本較低，能滿足雷達(dá)信號(hào)處理通用性的要求。

1 DSP在雷達(dá)信號(hào)處理中的應(yīng)用

DSP具備高速、靈活、可靠、可編程、低功耗、接口豐富、處理速度快和實(shí)時(shí)型好等特點(diǎn)。雷達(dá)信號(hào)處理系統(tǒng)主要技術(shù)包括數(shù)據(jù)重采樣、參數(shù)估計(jì)、自適應(yīng)濾波、恒虛警處理、脈沖壓縮、自適應(yīng)波束形成和旁瓣對(duì)消等，通常需要完成大量具有高度重復(fù)性的實(shí)時(shí)計(jì)算。DSP正是可利用自身特有的硬件結(jié)構(gòu)，完成FFT、FIR、復(fù)數(shù)相加、相關(guān)、三角函數(shù)以及矩陣運(yùn)算等數(shù)字信號(hào)處理。因此，在雷達(dá)數(shù)字信號(hào)處理算法實(shí)現(xiàn)上DSP是非常合適的。

2 FPGA在雷達(dá)信號(hào)處理中的應(yīng)用

在高速數(shù)據(jù)采集方面，F(xiàn)PGA有很大優(yōu)勢，F(xiàn)PGA的時(shí)鐘頻率高，內(nèi)部時(shí)延小，全部控制邏輯均可由硬件完成，F(xiàn)PGA作為控制器的同時(shí)也作為數(shù)據(jù)通道，可對(duì)數(shù)據(jù)進(jìn)行分配、預(yù)處理和扮演協(xié)處理器角色。而且FPGA集成度高、體積小、功耗低，可集采集控制、緩沖、處理和傳輸于一個(gè)芯片內(nèi)，編程配置靈活，開發(fā)周期短，系統(tǒng)簡單，而且較易移植到雷達(dá)系統(tǒng)中，并且可以降低成本。因此，F(xiàn)PGA可作為核心控制電路。

3 雷達(dá)通用信號(hào)處理平臺(tái)的構(gòu)建

從DSP和FPGA的角度出發(fā)，首先解決芯片的選型。在DSP信號(hào)處理模塊，對(duì)該單元的選型要求為：該單元的性能是決定并行處理系統(tǒng)的最基本因素，高性能的處理單元可提高系統(tǒng)的性能，減少體積和功耗，降低結(jié)構(gòu)復(fù)雜性和提高軟件的可維護(hù)性。

MPC8640D信號(hào)處理模塊是PowerPC系列高性能雙核處理器，采用AMC子卡結(jié)構(gòu)的通用信號(hào)處理模塊。內(nèi)核最高時(shí)鐘1000 MHz，具備靈活的I/O接口，其中串行RapidIO可配置為1X或者4X。串行RapidIO符合RapidIO互聯(lián)標(biāo)準(zhǔn)，版本1.2。支持I/O和消息傳輸邏輯規(guī)范，支持8-和16-比特傳輸層規(guī)范。支持1X/4X LP-串行物理層規(guī)范。MPC8640D信號(hào)處理模塊可靈活配制為Host或者Endpoint，與RapidIO交換板方便的組建RapidIO系統(tǒng)。最高能實(shí)現(xiàn)4X3. 125G的數(shù)據(jù)傳輸能力。在雷達(dá)信號(hào)處理平臺(tái)上集成4塊MPC8640D，將會(huì)帶來很強(qiáng)的信號(hào)處理能力。

在軟件層面， Workbench和ICE可實(shí)現(xiàn)對(duì)MPC8640D代碼的開發(fā)和調(diào)試，通過在MPC8640D信號(hào)處理模塊上運(yùn)行Vxworks實(shí)時(shí)操作系統(tǒng)以提供對(duì)串行RapidIO的應(yīng)用支持。

在FPGA選型方面，需求的FPGA功能模塊須滿足雷達(dá)回波信號(hào)處理以及DSP接口和其他對(duì)外接口邏輯設(shè)計(jì)。同時(shí)，還需要FPGA能完成與計(jì)算機(jī)、DSP以及數(shù)模轉(zhuǎn)化器的通訊功能。

FPGA選用XILINX的virtex-5系列XC5VSX95T。與通用計(jì)算機(jī)采用RS-232串行通訊接口，與DSP通過高速串行RapidIO實(shí)現(xiàn)互連。XILINX的virtex-5系列采用第五代高級(jí)硅片組合模塊列式結(jié)構(gòu)，包含有LX、LXT、SXT、TXT和FXT五種截然不同的平臺(tái)，具有先進(jìn)的高速串行連接功能和鏈路/事務(wù)層功能。多達(dá)330，000個(gè)邏輯單元，多達(dá)六個(gè)時(shí)鐘管理模塊，且在性能方面具有高達(dá)800Mb/s的HSTL和SSTL(在所有的單端I/O上)并且據(jù)高達(dá)1.25Gb/s的LVDS(在所有的差分I/O對(duì)上)。

由此設(shè)計(jì)的高性能DSP+大規(guī)模FPGA架構(gòu)的信號(hào)處理平臺(tái)具有高度并行、數(shù)據(jù)吞吐量大及實(shí)時(shí)性高的特點(diǎn)，而且具有以下優(yōu)點(diǎn)：

1)軟硬功能的重新劃分及軟硬協(xié)同。對(duì)于一個(gè)算法，用硬件實(shí)現(xiàn)的特點(diǎn)是速度快、實(shí)時(shí)性強(qiáng)，但硬件設(shè)計(jì)較為復(fù)雜、靈活性差、精度較受限制。此平臺(tái)可在速度與精度要求上達(dá)到平衡。

2)對(duì)外具有豐富的接口，既可當(dāng)作一塊獨(dú)立的板卡使用，也可在相應(yīng)的高速機(jī)箱上作為標(biāo)準(zhǔn)卡使用；同時(shí)，其豐富的底層軟件庫，可提供良好的二次開發(fā)空間。

3)設(shè)計(jì)的通用化信號(hào)處理模塊，可根據(jù)不同的要求，通過軟件自由修改參數(shù)，方便使用。

4)高速串行互連技術(shù)的成熟，解決了多年來一直困擾系統(tǒng)發(fā)展的帶寬不足問題，用串行通道取代并行總線已成為趨勢，且其優(yōu)勢顯而易見。

4 結(jié)語

1)雷達(dá)信號(hào)處理是雷達(dá)系統(tǒng)的一個(gè)重要組成部分，合適平臺(tái)的構(gòu)建可使雷達(dá)系統(tǒng)完成各項(xiàng)復(fù)雜的工作。

2)基于高性能DSP和大規(guī)模FPGA的處理平臺(tái)實(shí)時(shí)能力更強(qiáng)，結(jié)構(gòu)可重構(gòu)性更強(qiáng)，對(duì)雷達(dá)信號(hào)處理算法的適應(yīng)能力更強(qiáng)，且工作更為穩(wěn)定可靠。

[1] 杜子妮. 基于 DSP-FPGA 的通用數(shù)字處理模塊的設(shè)計(jì)[J]. 雷達(dá)與對(duì)抗, 2006(4): 19-21.

[2] 李悅麗, 周智敏, 薛國義. 一種基于DSP和FPGA的雷達(dá)信號(hào)處理機(jī)設(shè)計(jì)[J]. 現(xiàn)代雷達(dá), 2004, 26(10):32-35.

[3] 梁 麗. 基于FPGA的雷達(dá)通用信號(hào)處理系統(tǒng)設(shè)計(jì)[D].南京: 南京理工大學(xué), 2006.

[4] 巴頓 D K. 雷達(dá)系統(tǒng)分析[M]. 陳方林, 譯. 北京: 國防工業(yè)出版社, 1985.

[5] 張光義. 相控陣?yán)走_(dá)系統(tǒng)[M]. 北京: 國防工業(yè)出版社, 2000.

Design of Radar General Signal Processing Platform

GAO Fei, XU Guang

The distinguishing features of modern radar signal processing platform are more input data, complex operating mode and large amount of information processing. In a real-time signal processing system, the radar signal processing system needs simultaneously carry out high-speed data distribution, processing and exchange of large amounts of data. With the rapid development of LSI technology, high-speed serial processing and variety of advanced algorithms, particularly the development of the related technologies of DSP and FPGA, DSP + FPGA architecture has become the best solution to solve these problems.

radar signal processing platform; DSP; FPGA

TN95

A

高飛（1985-），男，工程師。研究方向：通用信號(hào)處理。