王永軍，王俊鳴

(1.西安電子科技大學(xué) 電子工程學(xué)院，陜西西安710071;2.中國人民解放軍空軍駐無錫地區(qū)軍事代表室，江蘇無錫214063)

當今電路、芯片向著小體積、大功耗、高速度、高性能發(fā)展，使得布線的密度更大、空間小，造成了芯片之間、線之間的串擾、PCB板的EMC、EMI越來越大，導(dǎo)致PCB板的性能也更差。由于體積的縮小、頻率的提高只能增加PCB板層數(shù)量來達到目標。造成不同的板層上存在多個電源地平面、信號線，板層與板層之間的各個線與線、平面與平面之間的連接只能靠過孔來連接［1］。高速電路中，過孔是影響導(dǎo)線上信號質(zhì)量的重要因素。但多數(shù)PCB板在設(shè)計時，過孔對信號的影響被忽略，由此提出一些過孔對信號的影響以及改善方式［2］。

1 過孔簡介

1.1 過孔的近似電容電感

由于過孔的介入會使得信號的完整性質(zhì)量下降，如圖1所示，是10層PCB板的疊層與過孔刨面結(jié)構(gòu)［3］。過孔都有對地的近似電容

圖1 10層PCB板的疊層與過孔刨面結(jié)構(gòu)

其中，D2為平面上的間隙孔的直徑;D1為環(huán)繞過孔焊盤的直徑;T為PCB板的厚度;εr為PCB板的相對介電常數(shù);C為寄生電容;對于電容存在這樣的公式成立，使得流經(jīng)其上的信號的上升沿變差即是濾除了信號的高次諧波，信號的帶寬變窄、完整性變差。

1.2 信號經(jīng)過過孔的流通方式

如圖2所示，信號利用過孔從第1層穿過第2、3層轉(zhuǎn)換到第4層，其回路經(jīng)過平面電容耦合到其臨近的電源地平面上，為什么會發(fā)生以上的情況?這是因為信號總是選擇低阻抗的路徑作為其返回回路。信號在回路上會受到由兩平面所構(gòu)成的傳輸線的瞬態(tài)阻抗，自然在流經(jīng)這個阻抗時會產(chǎn)生壓降，這一壓降即為地彈。壓降越大，地彈的噪聲也就越大，如果要解決地彈問題，需使兩平面所構(gòu)成的傳輸線的瞬態(tài)阻抗減小，如圖2所示，要減小兩平面之間的距離、介質(zhì)要與屏幕靠的更近或利用電磁帶隙結(jié)構(gòu)(EBG)。

圖2 信號經(jīng)過過孔的流程圖

過孔在多層PCB中并非孤立的個體，是與其周圍的環(huán)境相互關(guān)聯(lián)的;他們之間的電磁相互作用方式是通過各個單元之間的耦合電容進行耦合。如圖3所示，所以過孔的存在使得信號之間的串擾增大，且又是穿過整個PCB板使得各個參數(shù)不容易控制［4］。

圖3 過孔周圍的耦合電容

2 過孔建模與對流經(jīng)其上信號的影響

根據(jù)過孔的近似值以及其傳輸特性，在HyperLynx的LineSim中建立的模型如圖4所示，電容C和電感L是并聯(lián)的組合形式;由于過孔的電阻值一般較小，此處忽略［5］。

圖4 過孔的建模

結(jié)合電路的實際情況和過孔的近似電容、電感公式，選擇C=0.6 pF、L=2.0 nH的一組參數(shù)值，進行測試過孔對信號的影響。當此種過孔被使用到不同頻率的信號傳輸線時，其對信號的完整性表現(xiàn)出了不同的情況，利用LineSim進行仿真得到的波形如圖5所示。其中U(A2)、U(A4)、U(C2)為信號的輸入端;U(B2)、U(B4)、U(D2)為信號的接收端;輸入信號的上升時間分別為U(A2)=0.3 ns，U(A4)=1 ns，U(C2)=5 ns;信號上升時間為其上升邊沿時間的10%～90%［6］。

圖5 過孔對不同頻率信號的影響波形

如圖5所示信號經(jīng)過過孔之后，信號的完整性變差、發(fā)生了信號的反射、過沖、下沖、振鈴、抖動和幅度噪聲等現(xiàn)象;由于幅度噪聲使得原本在一定的門限閾值的高“1”、低“0”電平發(fā)生了變化，高低電平出現(xiàn)混亂使晶體管開關(guān)不能按正常的模式開啟和關(guān)閉;同樣抖動使得信號的采樣點發(fā)生了錯移位現(xiàn)象，最終引起比特流誤碼，嚴重影響整個PCB系統(tǒng)的性能，因此，需要改進。

3 工程實例

以下為連接到50Ω線上的過孔的分析和改進方法，利用HyerLynx對連接在50Ω線上的過孔進行建模如圖6所示。

圖6 50Ω的傳輸線上的過孔建模

其中輸入端U(A0)和接收端U(D0)的上升時間都為0.3 ns，電容C=0.6 pF、電感L=2.0 nH，過孔兩端是50Ω的傳輸線。在LineSim中仿真可得到的結(jié)果如圖7所示，出現(xiàn)了信號不完整性的各種情況，這是由于傳輸線上的兩端特性阻抗不匹配而造成的信號來回反射。負載反射系數(shù)公式

其中，ZL為負載的阻抗;Z0為傳輸線上的阻抗;這里過孔可以看作為一個負載。

圖7 過孔對50Ω傳輸線上的信號影響仿真波形

使用HyperLynx中的終端匹配設(shè)計工具，即根據(jù)Zr=Z0－ZL，可得在此上升時間條件下終端匹配阻抗為45.5Ω。建立如圖8所示的過孔前端添加匹配電阻電路和如圖10所示的過孔兩端阻抗匹配電路，對應(yīng)的仿真結(jié)果分別為圖9和圖11所示。

圖8 過孔前端添加匹配電阻電路

圖9 過孔前端添加匹配電阻電路的仿真結(jié)果

圖10 過孔兩端都進行阻抗匹配電路

圖11 過孔兩端都匹配后的仿真波形

由圖9～圖11可得，對過孔電路進行阻抗匹配時，要對其前后兩端都進行匹配分析和改進。同樣對像過孔這樣連接方式的電路，在要求線上信號完整性高的情況下，使用這樣的匹配方式進行改良、優(yōu)化電路。比如在50Ω的傳輸線上添加了一個40Ω的電阻。

4 結(jié)束語

過孔在不同的信號頻率下表現(xiàn)出不同的性能，在設(shè)計和使用過孔時要結(jié)合具體情況合理規(guī)劃過孔，對其處理決定了PCB板性能的優(yōu)劣。特別是運行速度大于GHz的高速PCB中，對過孔的處理不當而造成的幅度噪聲和抖動會影響整個系統(tǒng)的正常工作，并出現(xiàn)無法工作的情況。從而造成整個項目工作時間和經(jīng)濟浪費。合理地利用過孔可以改善系統(tǒng)信號和電源的完整性，如電源濾波，隔離信號線之間的串擾、電磁帶隙(EMG)等。在PCB中，過孔無處不在，雖然其微小但卻是影響、制約高速PCB的關(guān)鍵因素。

［1］ERIC B.Signal integrity:simplified［M］.England NJ:Prentice Hall PTR，2004.

［2］JOHNSON H，GRAHAM M.High－speed signal propagation:advanced black magic［M］.England NJ:Prentice Hall，2003.

［3］ERIC B.Signal and power integrity－simplified［M］.England NJ:Prentice Hall，2010.

［4］HOWARD J，MARTIN G.High－speed digital design:a handbook of black magic［M］.England NJ:Prentice Hall，1993.

［5］MIKE P L.Jitter，noise，and signal integrity at high－speed［M］.England NJ:Prentice Hall，2008.

［6］ 陳偉，黃秋元，周鵬.高速電路信號完整性分析與設(shè)計［M］.北京:電子工業(yè)出版社，2009.