（河南工業(yè)貿(mào)易職業(yè)學(xué)院，鄭州 451191）

0 引言

隨著時(shí)代的發(fā)展，系統(tǒng)芯片集成度越來(lái)越高，功能多種多樣，可以滿足不同需求，以此同時(shí)產(chǎn)生的問(wèn)題也同益劇增，例如對(duì)能量的消耗問(wèn)題同漸突出。供電電壓雖然下降，但并沒(méi)有遏制功耗的增長(zhǎng)，研究顯示功耗反而增加了兩倍。由于芯片面積越來(lái)越小，功率密度越來(lái)越大，不僅對(duì)封裝工藝提出了高要求，散熱系統(tǒng)設(shè)計(jì)業(yè)成為了設(shè)計(jì)難點(diǎn)。因此越來(lái)越多的研究聚焦于減小芯片的功耗，低功耗最顯而易見(jiàn)帶來(lái)的既是較長(zhǎng)的使用壽命[1]。

由于集成電路實(shí)現(xiàn)超深亞微米級(jí)，同時(shí)特征電壓也隨之降低，可以實(shí)現(xiàn)小于1V，伴隨發(fā)展而來(lái)的是全新的問(wèn)題，主要表現(xiàn)在噪聲和短溝道等效應(yīng)對(duì)功耗的增加，如何在性能和功耗之間設(shè)置最佳平衡點(diǎn)成為了亟待解決的問(wèn)題。在深亞微米級(jí)別，很多因素和效應(yīng)會(huì)造成高速低功耗數(shù)據(jù)轉(zhuǎn)換器（以下簡(jiǎn)稱ADC）設(shè)計(jì)難度大大增加。故為了解決這些問(wèn)題，本文設(shè)計(jì)研發(fā)了一種全新的比較器，可以實(shí)現(xiàn)低功耗的需求。它的結(jié)構(gòu)內(nèi)核基礎(chǔ)為latch鎖存器，運(yùn)用了開(kāi)關(guān)運(yùn)算放大器技術(shù)，不僅實(shí)現(xiàn)了高速低功耗，并且有很高的精度和傳輸速度。

1 國(guó)內(nèi)外研究概況

片上系統(tǒng)（System On Chip，以下簡(jiǎn)稱SOC）的數(shù)?；旌霞尚枰ㄖ圃趩喂杵稀８咧笜?biāo)高性能數(shù)模轉(zhuǎn)換器是SOC的重要組成部分，在目前的信號(hào)與系統(tǒng)行業(yè)中，高指標(biāo)高性能數(shù)模轉(zhuǎn)換器已經(jīng)成為了市場(chǎng)的寵兒。其中比較器是核心模塊，起到了最為關(guān)鍵的作用，它的性能對(duì)整體的精度、速度、功耗有著及其重要的影響。但傳統(tǒng)的比較器存在很多缺點(diǎn)，例如不能同時(shí)滿足速度和功耗的高要求，必須進(jìn)行優(yōu)化改進(jìn)。

縱觀國(guó)內(nèi)外，發(fā)展的趨勢(shì)是實(shí)現(xiàn)低功耗、低延遲和高速度[2]。

2006年8月，Analog Device Incorporation推出ADCMP60x比較器系列產(chǎn)品。它可以實(shí)現(xiàn)2.5V～5.5V電源范圍內(nèi)的完全R-R性能，延遲時(shí)問(wèn)介于Ins和35 ns之間，適用于高速低功耗應(yīng)用，其突出特點(diǎn)為可以再低電壓狀態(tài)下工作，不會(huì)出現(xiàn)電壓過(guò)低而造成的死區(qū)現(xiàn)象。

2006年10月，Austria micro systems推出AS1970-75比較器系列產(chǎn)品。它的突出特點(diǎn)是功耗低，可以達(dá)到8.5 u A，并提供1到4路輸入可選，輸入偏置電流僅為1pA。因?yàn)閮H僅需要兩節(jié)AA電池驅(qū)動(dòng)，它在便攜式設(shè)備領(lǐng)域取得了廣泛的應(yīng)用。

2007年8月，National Semiconductor Corporation推出了LMH7322比較器系列產(chǎn)品。它最令人驚艷的特點(diǎn)是達(dá)到了全行業(yè)最低功率，典型值僅為21mA，傳播延遲極低，其數(shù)值為500ps。在相同的工況下，驅(qū)動(dòng)電壓每增加50mV，散射只增加2.5ps，及其適用于節(jié)能環(huán)保領(lǐng)域。

2 比較器性能和基本電路結(jié)構(gòu)

2.1 比較器技術(shù)指標(biāo)

我們通過(guò)比較器的正輸入減去負(fù)輸入的值來(lái)作為評(píng)價(jià)指標(biāo)，值大于0時(shí)，輸出高電平，小于0時(shí)輸出低電平，為了方便表示，我們用縮寫(xiě)VOH和VOL分別進(jìn)行表示，其傳輸曲線如圖1所示。與此同時(shí)，我們用VP表示同相輸入電壓閾值，用Vn表示反相輸入電壓閾值。VOH代表輸出電平最大值，VOL代表輸出電平最小值。

圖2所示為有限增益比較器的傳輸曲線。

VIH代表輸出達(dá)到上限所需要的輸入電壓，VIL代表輸出達(dá)到下限所需要的輸入電壓，其輸入變化定義為比較器的精度。比較器特性包括靜態(tài)特性和動(dòng)態(tài)特性兩大方面。如下所述為比較器各個(gè)參數(shù)定義。

差分輸入電壓范圍：指兩個(gè)信號(hào)輸入端允許最大電壓。

輸入共模范圍：指比較器能連續(xù)分辨的輸入電壓差值。

分辨率：指能夠輸出正確數(shù)字所需要的最小差分輸入信號(hào)。

輸入偏置電流：指無(wú)信號(hào)輸入時(shí)的電流平均值。

響應(yīng)時(shí)間：指比較器的時(shí)域特性即對(duì)于差分輸入的響應(yīng)時(shí)問(wèn)。

傳輸延遲時(shí)間：又名比較速度，指輸入信號(hào)與輸出信號(hào)之間的時(shí)問(wèn)差。

擺率：指輸入電壓達(dá)到上限時(shí)，即傳輸延遲時(shí)問(wèn)不會(huì)再隨輸入電壓增大而變化是的電壓變化率。

輸入偏移電流：指改變輸出狀態(tài)的輸入電流絕對(duì)差值。

反沖噪聲：又名回踢噪聲，指輸出信號(hào)由于電荷饋通對(duì)輸入信號(hào)的反沖。

輸出電壓擺幅：指比較器的輸出正負(fù)電之差。

輸入失調(diào)電壓：指由于MOS管幾何尺寸誤差產(chǎn)生的偏移電壓。

2.2 比較器總體設(shè)計(jì)

比較器的分類規(guī)則有很多種，根據(jù)系統(tǒng)是否閉環(huán)可以分為開(kāi)環(huán)和閉環(huán)式；根據(jù)功耗高低可以分為高功耗式和低功耗式；根據(jù)PCB板原理電路可以分成開(kāi)環(huán)式和再生式；根據(jù)輸出結(jié)構(gòu)形式可以分為一端輸出結(jié)構(gòu)式和兩端輸出結(jié)構(gòu)式[3]。

2.2.1 離散時(shí)間比較器

離散時(shí)間比較器主要有兩種類型，分別為開(kāi)關(guān)電容式和可再生式。

Latch比較器的另一個(gè)名字是可再生式比較器，它的位置通常在反饋的最后一級(jí)，而且往往設(shè)置為正反饋，以便可以通過(guò)前置放大器后端啟動(dòng)來(lái)提高整體性能。

Latch的一般結(jié)構(gòu)如圖3所示。

圖3 Latch結(jié)構(gòu)示意圖

Latch的正反饋原理非常簡(jiǎn)單，總結(jié)來(lái)說(shuō)就是通過(guò)單位增益來(lái)實(shí)現(xiàn)正反饋。它的工作模式有兩種：1）終止發(fā)出正反饋信號(hào)，同時(shí)輸入信號(hào)傳遞到輸入端；2）正常發(fā)出正反饋信號(hào)，同時(shí)輸入信號(hào)傳遞到輸入端，根據(jù)輸入值來(lái)實(shí)現(xiàn)高低電平的不同。最常見(jiàn)的輔助器件為NMOS管，等效電路分析模型如圖4所示。

圖4 NMOS latch的小信號(hào)電路模型

2.2.2 高速比較器

高速比較器的目的是最大限度降低其傳輸延遲時(shí)間，這是可以把比較器分為數(shù)個(gè)級(jí)聯(lián)電路，如圖5所示，我們假設(shè)先決條件為每一級(jí)增益為A0，同時(shí)用l/t來(lái)代表單極點(diǎn)的值，在這種邏輯下，輸入變化值高于Vin，就會(huì)激發(fā)電路，使得每級(jí)電路都可以放大輸入信號(hào)。從圖中可以看出，放大器會(huì)受到前幾級(jí)信號(hào)的擺率限制。因此，對(duì)于前幾級(jí)電路，帶寬非常重要，對(duì)于后幾級(jí)電路，高擺率非常重要。故在整個(gè)鏈路里，前幾級(jí)和后幾級(jí)電路設(shè)計(jì)是不相同的[4]。

圖5 級(jí)聯(lián)比較器概念描述

3 高速低功耗比較器機(jī)構(gòu)設(shè)計(jì)

本文提出的設(shè)計(jì)指標(biāo)如表1所示。

表1 設(shè)計(jì)指標(biāo)

3.1 比較器結(jié)構(gòu)的選擇

為了實(shí)現(xiàn)最優(yōu)性能，本文采用了如下方案即在比較器前置放大器中應(yīng)用開(kāi)關(guān)運(yùn)算放大器技術(shù)。這樣可以實(shí)現(xiàn)時(shí)鐘信號(hào)控制前置運(yùn)算放大器輸出，需要連接在前置放大器和鎖存器之間的開(kāi)關(guān)，總體速度就不會(huì)再被高阻信號(hào)影響，降低了比較器輸入端的回踢噪聲[5]。

3.2 比較器建模

比較器建模的設(shè)計(jì)關(guān)鍵是合理設(shè)計(jì)有限增益，輸入失調(diào)電壓，傳輸延遲時(shí)間等參數(shù)對(duì)應(yīng)的元器件。本文應(yīng)用了可以提高增益的含有預(yù)放大級(jí)的比較器，并采用了最小溝道長(zhǎng)度來(lái)提高反相器速度，進(jìn)而提高比較器速度[6]。

3.3 比較器結(jié)構(gòu)設(shè)計(jì)

本文提出的基于開(kāi)關(guān)運(yùn)算放大器技術(shù)的新型比較器結(jié)構(gòu)是建立在低電壓算放大器的動(dòng)態(tài)鎖存器基礎(chǔ)之上的。電路原理圖如圖6和圖7所示。其中圖6所示開(kāi)關(guān)開(kāi)啟與閉合應(yīng)用了雙路非交叉時(shí)鐘控制方法，這種雙路非交叉原理示意如圖8所示，主要起作用的零件為前置的晶體管M23A和M24A，由于它們可以實(shí)現(xiàn)輸出置位，所以被用在放大階段[7]。圖7中動(dòng)態(tài)鎖存功能的實(shí)現(xiàn)是雙路非交叉時(shí)鐘控制方法的關(guān)鍵，主要依靠NMOS管和PMOS管CROSS功能，互補(bǔ)的同時(shí)作用于放置在后部的反向器，最終達(dá)到所需結(jié)果，并且縮短響應(yīng)時(shí)間，極大的提高效率。

圖6 開(kāi)關(guān)運(yùn)放比較器

圖7 動(dòng)態(tài)鎖存器

圖8 雙向非交疊時(shí)鐘原理圖

3.4 電路參數(shù)的確定

表2所示為開(kāi)關(guān)運(yùn)放比較器的電路設(shè)計(jì)參數(shù)。其中晶體管Ml/M2的長(zhǎng)度沒(méi)為最小值兩倍是為了降低溝道長(zhǎng)度，交叉耦合負(fù)載M4-M7的長(zhǎng)度設(shè)為最小值4倍是為了實(shí)現(xiàn)最快再生速度。本文采用如圖9所示的偏置電路結(jié)構(gòu)以簡(jiǎn)化比較器電路結(jié)構(gòu)設(shè)計(jì)。

表2 開(kāi)關(guān)運(yùn)放比較器的電路參數(shù)

圖9 比較器的偏置電路

3.5 輸入電容分析

如圖10所示，為了D/A轉(zhuǎn)換電路的性能和保持采樣電路不受輸入電容的影響，所以要對(duì)比較器的輸入電容進(jìn)行分析。為解決以上問(wèn)題，本文采用了增加單極點(diǎn)運(yùn)算放大器的方法，這樣既實(shí)現(xiàn)了D/A轉(zhuǎn)換，又穩(wěn)定了保持采樣電路，實(shí)現(xiàn)了緩沖功能，是的性能不受波動(dòng)影響。它可以實(shí)現(xiàn)低輸入電容，高輸入電阻，以便使得比較器的響應(yīng)時(shí)間和速度達(dá)到技術(shù)指標(biāo)。

圖10 前置放大器的輸入級(jí)：PMOS差分對(duì)

4 仿真分析

在經(jīng)過(guò)一系列的仿真分析之后，試驗(yàn)結(jié)果表明該高速低功耗電壓比較器可以實(shí)現(xiàn)逐次逼近數(shù)模轉(zhuǎn)換功能，性能效率高，穩(wěn)定性好。如圖11所示為整個(gè)比較器的電路結(jié)構(gòu)，如圖12所示為比較器的測(cè)試電路，其中，我們可以看出，整個(gè)比較器一共有前置放大器，Latch鎖存器和偏置電路三大部分。

圖11 整個(gè)比較器的電路結(jié)構(gòu)

5 結(jié)論

應(yīng)用本文的研究成果，基于INTEL 210nm的DSP CAPP工藝技術(shù)，可以實(shí)現(xiàn)1.8V直流電源供電條件下，12比特頻率下，1 MS/s速率下的逐次逼近式高速低功耗比較器應(yīng)用。通過(guò)原理圖分析研究設(shè)計(jì)，經(jīng)過(guò)仿真分析等步驟證明該比較器的設(shè)計(jì)是符合設(shè)計(jì)指標(biāo)和要求的，并且達(dá)到了高速低功耗標(biāo)準(zhǔn)。

在結(jié)構(gòu)設(shè)計(jì)上，通過(guò)采用latch結(jié)構(gòu)動(dòng)態(tài)比較器降低功耗，采用由開(kāi)關(guān)控制前置放大級(jí)電路提高比響應(yīng)速度，實(shí)現(xiàn)了速度和功耗之間的完美動(dòng)念特性平衡。仿真分析階段，通過(guò)搭建Confidence集成仿真環(huán)境，采用業(yè)內(nèi)成熟的SPECTRE軟件，應(yīng)用SPSS和MATLAB工具軟件進(jìn)行輔助計(jì)算，試驗(yàn)結(jié)果一致表明電路設(shè)計(jì)實(shí)現(xiàn)了預(yù)期目標(biāo)，前后仿真結(jié)果吻合，并且其優(yōu)勢(shì)明顯：功耗低（0.9mw），采樣頻率低（25MHz），面積?。?.0018 mm2）。

圖12 比較器的測(cè)試電路

在未來(lái)的工作中，可以進(jìn)一步著眼于功耗和速率的優(yōu)化，這其中還有很大的潛力可以挖掘，所以在未來(lái)的研究里還需要更加深入的開(kāi)展相關(guān)工作。

[1] 鄒強(qiáng).VLSI設(shè)計(jì)方法實(shí)施[M].北京:科學(xué)出版社,2006.

[2] L.James,Blue and L,Quake. Low-power deadline for wiff and web unit. IEEE Jarnal of Manufacturing Circuits.2007,30(01):1410-1430.

[3] Jerry MJ. Stability analysis of a compliant modulator.IEEE Transaction on Electro circuit 12.1998.21: 231-240.

[4] 曲靜婷,陽(yáng)春鸞.高性能比較器失調(diào)補(bǔ)償設(shè)計(jì).南開(kāi)大學(xué).2005:l0-21.

[5] 熊永力.A/D轉(zhuǎn)換器設(shè)計(jì)技巧.浙江大學(xué),2008年P(guān)5-10.

[6] Sony E. Mary Caslon, Robot. CMOS analyses and Design.HARVARD UNIVERSITY ASION. OCT.1995.359-366.

[7] 葛明輝.高精密結(jié)構(gòu)模數(shù)轉(zhuǎn)換器設(shè)計(jì).北京科技大學(xué).2001:21-27.