ChinaAET網(wǎng)站 木 易

Altera在第10代產(chǎn)品線一改在28 nm工藝節(jié)點的低調，一次又一次重拳出擊，搶占市場先機，搶盡老對手的風頭。

Altera在6月發(fā)布第10代產(chǎn)品路線圖（http：//blog.chinaaet.com/detail/32967.html）時，對記者一直追問的“采用Intel 14 nm三柵極工藝技術的Stratix 10 SoC將采用何種處理器硬核”三緘其口，發(fā)言人只說已有細節(jié)，但不方便告訴。

Intel會同意Altera繼續(xù)延用ARM核嗎？業(yè)界一直盛傳Intel覬覦可編程邏輯市場由來已久，Altera是否可以近水樓臺，讓Intel開放CPU核呢？這些問題一直困擾著筆者。

10月24日，Altera嵌入式處理器營銷資深總監(jiān)Chris Balough在京揭開了Altera第三代處理器的神秘面紗，Altera Stratix 10 SoC將采用四核64位ARM Cortex-A53。

Cortex-A53是基于ARMv8架構的Cortex-A50處理器系列產(chǎn)品之一。ARMv8是ARM的第一個四核64位處理器架構；基于此架構的處理器產(chǎn)品，ARM將其命名為“Cortex-A50”系列；Cortex-A50處理器系列產(chǎn)品率先推出Cortex-A53和Cortex-A57處理器。Altera為什么選用Cortex-A53而不是Cortex-A57處理器呢？

Stratix 10 SoC內部架構

Chris說：“Altera在做產(chǎn)品規(guī)劃時拜訪了大量客戶，包括中國的許多客戶，發(fā)現(xiàn)Cortex-A53與Stratix 10 SoC目標市場非常一致，都是面向通信基礎設施、企業(yè)、數(shù)據(jù)中心等。大家都一致認為ARM Cortex-A53處理器是史上效率最高的ARM應用處理器，擁有比Cortex-A57更低的功耗和更高的效率；Cortex-A53的性能、功效、數(shù)據(jù)吞吐量以及很多先進的特性使得其非常適用于Stratix 10 SoC?！?/p>

采用Intel 14 nm三柵極工藝實現(xiàn)Stratix 10 SoC后，其數(shù)據(jù)吞吐率要比目前市場上性能最好的SoC FPGA——Arria V高出6倍。Cortex-A53還支持虛擬化、256 TB存儲以及ECC的L1和L2高速緩存等功能。

Cortex-A53還有個特點就是能夠運行在32位模式下，軟件可以與前一代兼容。如果客戶從Altera 28 nm和20 nm SoC升級到Stratix 10 SoC，在外圍設備沒有變化的情況下，只需對Cortex-A53虛擬化的分區(qū)重新分配資源，無需修改運行在Cortex-A9的操作系統(tǒng)和代碼，這樣可以保證客戶能夠平滑地升級。

Chris告訴筆者：“異構計算是未來的主要發(fā)展趨勢。Stratix 10 SoC集成Cortex-A53、硬核浮點 DSP模塊和1 GHz FPGA模塊。硬核浮點DSP模塊可達到10 TFlops的運算速度?！盋hris詳細解釋了采用硬核浮點DPS模塊給工程師帶來的幫助：“眾所周知，浮點運算DSP范圍廣，運算精度高，但浮點DSP的浮點運算需用硬件實現(xiàn)，價格昂貴；很多工程師只好用浮點DSP建模，定點DSP實現(xiàn)，以降低成本；采用Intel 14 nm三柵極工藝技術實現(xiàn)后，晶體管數(shù)量大量增加，實現(xiàn)浮點DSP模塊成本不會增加很多，但對工程師幫助很大?！?/p>

Altera嵌入式處理器營銷資深總監(jiān)Chris Balough

據(jù)悉，Altera Stratix 10 SoC采用Intel 14 nm三柵極工藝和增強高性能體系結構，可編程邏輯性能超過了1 GHz，內核性能比當前高端28 nm FPGA提高了兩倍。

對于開發(fā)工具，工程師可以采用具有ARM Development Studio 5（DS-5）Altera版工具包的自適應調試工具——Altera SoC嵌入式設計套裝EDS，以及Altera面向OpenCL的軟件開發(fā)套件，通過OpenCL高級設計語言開發(fā)異構系統(tǒng)，從而加快調試周期。

Altera Stratix 10 SoC將于2014年第四季度推出測試樣片。