張庭偉，袁正午，周 牧，田增山

(重慶郵電大學(xué)移動(dòng)通信技術(shù)重慶市重點(diǎn)實(shí)驗(yàn)室，重慶400065)

1 引言

隨著3G和LTE的不斷發(fā)展，多模終端將成為移動(dòng)終端的發(fā)展趨勢(shì)。多種通信模式的共存對(duì)于移動(dòng)終端用戶而言，就是迫切需要支持多個(gè)頻段和多種模式的終端，這樣可在多種不同制式的系統(tǒng)之間自由切換[1]。而隨著3G牌照的發(fā)放，3種不同的3G網(wǎng)絡(luò)覆蓋方案共存的局面已經(jīng)不可避免，再加上目前國內(nèi)TD－LTE正如火如荼地推廣，多模終端無疑將成為運(yùn)營商和終端用戶的首選[2]。目前，絕大部分移動(dòng)終端為GSM和3G的共存，而TD－LTE與3G共存的移動(dòng)終端，在業(yè)界仍還處于萌發(fā)期。而傳統(tǒng)的數(shù)字下變頻只能實(shí)現(xiàn)特定制式的處理，無法實(shí)現(xiàn)單系統(tǒng)多模式的功能。

基于此，本文提出一種能夠兼容多種模式的數(shù)字下變頻結(jié)構(gòu)，并且完成各模塊Verilog代碼編寫和Modelsim仿真;最后將代碼移植到FPGA，并結(jié)合ETTUS射頻板、自主設(shè)計(jì)的中頻板以及友晶TR4 FPGA開發(fā)板多模硬件平臺(tái)進(jìn)行了板級(jí)調(diào)試，驗(yàn)證了多模功能的可行性。

2 改進(jìn)DDC系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

圖1為設(shè)計(jì)的多模數(shù)字系統(tǒng)結(jié)構(gòu)框圖，數(shù)字下變頻是整個(gè)多模系統(tǒng)的核心，完成系統(tǒng)下變頻和降采樣的任務(wù)。

圖1 多模數(shù)字系統(tǒng)結(jié)構(gòu)框圖Fig.1 Structure diagram of multimode digital system

由于傳統(tǒng)DDC各級(jí)濾波器參數(shù)一旦配置完成，便無法實(shí)時(shí)更改，從而大大降低了系統(tǒng)的靈活性，無法滿足系統(tǒng)多模需求[3]。于是，通過對(duì)各模式以及DDC各模塊的分析，對(duì)相關(guān)模塊進(jìn)行改造，以適應(yīng)多模系統(tǒng)的需求。圖2為傳統(tǒng)DDC結(jié)構(gòu)和改進(jìn)DDC結(jié)構(gòu)的對(duì)比。

圖2 傳統(tǒng)與改進(jìn)數(shù)字下變頻結(jié)構(gòu)框圖Fig.2 Structure diagram of traditional and improved digital frequency conversion

圖2 中，(a)為傳統(tǒng)DDC結(jié)構(gòu)，其采用常系數(shù)濾波器，無法適用于多頻多模需求且處理效果欠佳;而(b)為改進(jìn)的多模DDC結(jié)構(gòu)，其各級(jí)模塊參數(shù)均可以實(shí)時(shí)修改，且采用濾波特性較好的半并行HB及多相位FIR濾波器實(shí)現(xiàn)，具有較好的高效性和實(shí)用性。

3 數(shù)字下變頻模塊設(shè)計(jì)

數(shù)字下變頻技術(shù)是應(yīng)用軟件無線電系統(tǒng)中的核心技術(shù)之一[3]。軟件無線電的核心思想是:構(gòu)建一個(gè)模塊化程度高且開放性強(qiáng)的通用平臺(tái)，將各種需要實(shí)現(xiàn)的功能用軟件編程來實(shí)現(xiàn)，并使數(shù)字化處理(A/D)器件盡可能地靠近射頻天線，讓所有的信號(hào)處理都在數(shù)字域中進(jìn)行[4]。

DDC是數(shù)字中頻在A/D變換后的數(shù)字處理部分，可以有效降低采樣頻率，即通過降低數(shù)據(jù)量，以達(dá)到減輕基帶處理對(duì)DSP計(jì)算需求壓力的目的[5]。下面基于改進(jìn)的DDC結(jié)構(gòu)對(duì)各級(jí)模塊進(jìn)行闡述。

3.1 NCO模塊設(shè)計(jì)

NCO模塊能生成一組嚴(yán)格正交、穩(wěn)定、頻率可控的正余弦信號(hào)。選用CORDIC算法的IP核完成NCO設(shè)計(jì)，CORDIC無需使用乘法器，只需一個(gè)最小的查找表，利用移位和加法運(yùn)算，即可產(chǎn)生高精度正余弦波形，非常有利于FPGA實(shí)現(xiàn)[6]。Altera提供的IP核性能卓越，精度高達(dá)10－9，能夠很好地完成下混頻的任務(wù)。

3.2 CIC抽取濾波器模塊設(shè)計(jì)

隨著現(xiàn)代無線通信中數(shù)據(jù)傳輸率不斷增加，CIC濾波器的應(yīng)用顯得尤為重要。CIC濾波器只包含加法器、積分器和寄存器，沒有乘法器，因此適合高采樣率電路。此外，CIC濾波器是一種基于零極點(diǎn)相消的FIR濾波器，在高速抽取系統(tǒng)中可以得到有效利用[6]。由于Altera提供抽取率可變的CIC IP核，故采用IP核完成第一級(jí)抽取濾波器設(shè)計(jì)，可有效縮短開發(fā)周期。

3.3 半并行半帶濾波器模塊設(shè)計(jì)

HBF適用于實(shí)現(xiàn)D=2M倍抽取，由于減少了一半存儲(chǔ)和計(jì)算量，故在高速處理中具有計(jì)算效率高，實(shí)時(shí)性強(qiáng)等優(yōu)點(diǎn)。常系數(shù)HBF無法根據(jù)制式的不同配置不同特性的濾波器系數(shù)，故設(shè)計(jì)了圖3所示的可配置半并行HBF結(jié)構(gòu)，設(shè)置HBF各參數(shù)為HBF模塊的輸入接口，由上位機(jī)通過參數(shù)配置模塊根據(jù)所選模式對(duì)濾波器參數(shù)進(jìn)行配置，參數(shù)可配置是設(shè)計(jì)的重點(diǎn)。采用這種濾波器完成第二級(jí)抽取濾波的設(shè)計(jì)，兼顧靈活、速度和資源的有效整合。

圖3 可配置半并行HBF實(shí)現(xiàn)框圖Fig.3 Structure diagram of configurable half－parallel filter

圖3 結(jié)構(gòu)的HBF濾波器，通過改變抽頭系數(shù)和參數(shù)存儲(chǔ)器中的濾波器系數(shù)，還可以將其靈活地運(yùn)用于實(shí)現(xiàn)高通、帶通和帶阻濾波器，可移植性好，在提高系統(tǒng)運(yùn)算速度和提高系統(tǒng)輸入取樣率方面具有很大優(yōu)勢(shì)。此結(jié)構(gòu)不僅能實(shí)現(xiàn)濾波器參數(shù)的靈活配置，還能提高處理速度和資源消耗。

3.4 多相FIR濾波器模塊設(shè)計(jì)

因?yàn)镠B濾波器所具有的較大過渡帶，不能滿足濾波特性的總體設(shè)計(jì)要求，因此不適合作多級(jí)濾波器的最后一級(jí)[3]。信號(hào)經(jīng)兩級(jí)抽取濾波后，數(shù)據(jù)速率比較低，采用具有更高階頻率特性的多相FIR濾波器，作為最后一級(jí)濾波，具有更好的通帶波動(dòng)、過渡帶寬和阻帶抑制等性能[7]。多相濾波器在信號(hào)速率轉(zhuǎn)換過程中去掉不必要的計(jì)算，同時(shí)在抑制鏡像和鄰頻道干擾上具有較好的性能，可大大提高運(yùn)算速度和信號(hào)質(zhì)量。為將該濾波器運(yùn)用于多模DDC中，設(shè)計(jì)了圖4所示可配置多相FIR濾波器結(jié)構(gòu)，其參數(shù)也是可靈活配置的。其傳遞函數(shù)表達(dá)式如式(1)所示:

圖4 可配置多相FIR濾波器實(shí)現(xiàn)框圖Fig.4 Structure diagram of configurable multiphase FIR filter

該結(jié)構(gòu)實(shí)現(xiàn)濾波器參數(shù)的靈活配置，且運(yùn)算單元在輸出抽樣的周期內(nèi)的所有時(shí)刻都在工作，雖占用了一定的資源，但大大提高了濾波器的效率。

3.5 參數(shù)配置模塊設(shè)計(jì)

參數(shù)配置模塊是上位機(jī)軟件與FPGA通信的中間模塊，能夠根據(jù)上位機(jī)選擇的模式，對(duì)系統(tǒng)參數(shù)進(jìn)行對(duì)應(yīng)配置，以滿足多種模式系統(tǒng)的需求。參數(shù)配置模塊將需要配置的接口作為輸入，將要設(shè)定的參數(shù)寫入上位機(jī)軟件中，運(yùn)行后將參數(shù)配置到FPGA內(nèi)的參數(shù)配置模塊對(duì)應(yīng)的寄存器中，從而完成不同模式下系統(tǒng)參數(shù)的配置。圖5給出了參數(shù)配置模塊的上位機(jī)界面。

圖5 參數(shù)配置模塊的上位機(jī)界面Fig.5 Computer interface of parameters configuration module

4 實(shí)驗(yàn)驗(yàn)證及結(jié)果分析

4.1 參數(shù)分析

由于3G制式中WCDMA的帶寬最寬，其他兩種制式原理和WCDMA相同，所以主要針對(duì)TDLTE和WCDMA兩種模式進(jìn)行實(shí)驗(yàn)和分析。它們的參數(shù)如表1所示。

選用4種制式碼片速率的公倍數(shù)245.76 MHz作為系統(tǒng)時(shí)鐘頻率為數(shù)據(jù)串并轉(zhuǎn)換提供時(shí)鐘，122.88 Msample/s為采樣率以便實(shí)現(xiàn)整數(shù)倍抽取。由于抽取系數(shù)較大，若采用一級(jí)進(jìn)行抽取，則濾波器的階數(shù)較高，占用資源較多且不易實(shí)現(xiàn)，所以實(shí)驗(yàn)采用濾波器分級(jí)抽取，以降低濾波器階數(shù)。本設(shè)計(jì)為3級(jí)濾波器，故分解為3級(jí)抽取?？紤]到CIC和HBF階數(shù)較小且便于數(shù)據(jù)率盡快降下來，將抽取系數(shù)大的放在前端，故TD－LTE系統(tǒng)的CIC、HB和FIR的抽取率依次為2、2和1，WCDMA(2倍基帶速率)系統(tǒng) 的CIC、HB和FIR的抽取率依次為2、4和2。

表1 TD－LTE和WCMDA下變頻參數(shù)Table1 DDC parameters on TD－LTE and WCDMA

4.2 軟件仿真

根據(jù)表1設(shè)置數(shù)字下變頻參數(shù)，并通過Modelsim進(jìn)行仿真，驗(yàn)證系統(tǒng)可行性。選擇TD－LTE制式進(jìn)行可行性驗(yàn)證?？紤]到硬件平臺(tái)的設(shè)計(jì)，選用92 MHz的中頻頻率。由于采用122.88 M的采樣率，采樣后得到30.88 MHz中頻信號(hào)。NCO產(chǎn)生30.88 MHz的正余弦信號(hào)，作為本振信號(hào)，與中頻信號(hào)相乘，得到零頻信號(hào)，再經(jīng)過CIC、HB及FIR濾波器完成抽取濾波，將數(shù)據(jù)率降下來。

圖6為QuartusⅡ中數(shù)字下變頻代碼的RTL級(jí)結(jié)構(gòu)。其中 clk_122、clk245是由 AD9510提供給DDC系統(tǒng)的時(shí)鐘，valid_ad為AD提供給DDC的使能信號(hào)，data_ad_i、data_ad_q為AD采樣后的信號(hào)，para_down為各級(jí)抽取率配置入口，hbf_coe_set、fir_coe_set分別為HB、FIR濾波器的抽頭系數(shù)配置入口;data_dw_thr_v_out為DDC輸出使能，同時(shí)也是基帶處理的使能信號(hào);data_dw_thr_out則為DDC處理之后的信號(hào)。完成數(shù)字下變頻設(shè)計(jì)后，進(jìn)行Modelsim功能和時(shí)序仿真，并將每一級(jí)輸出結(jié)果以文本形式保存，并用MATLAB繪制頻譜。

圖6 數(shù)字下變頻模塊RTL視圖Fig.6 RTL view of DDC module

圖7 為數(shù)字下變頻的功能仿真時(shí)序圖，data_ad_i、data_ad_q 分別為 I、Q 兩路數(shù)據(jù)，data_dw_cic_out、data_dw_sed_out、data_dw_thr_out依次為 CIC、HBF和FIR輸出，可以看到每一行輸出都晚于上一行信號(hào)的輸出。由于經(jīng)濾波抽取處理，采樣點(diǎn)逐級(jí)降低，但整體信號(hào)時(shí)域特性相似，將每一級(jí)數(shù)據(jù)保存為文本繪制頻譜。

圖7 TD－LTE的Modelsim仿真圖Fig.7 Modelsim simulation diagram of TD－LTE

圖8 為TD－LTE中頻數(shù)據(jù)頻譜，作為DDC的數(shù)據(jù)輸入。圖9為TD－LTE系統(tǒng)數(shù)字下變頻頻譜，其中，(a)為經(jīng)NCO混頻后輸出信號(hào);(b)為經(jīng)CIC濾波2倍抽取后的信號(hào)頻譜;(c)為半并行HBF濾波抽取后的信號(hào)頻譜，最后經(jīng)FIR濾波后的頻譜如(d)所示?？梢?，信號(hào)信噪比較高，帶外衰減達(dá)120 dB，驗(yàn)證了系統(tǒng)的高效性和可行性。

圖8 TD－LTE中頻頻譜Fig.8 TD－LTE intermediate frequency spectrum

圖9 數(shù)字下變頻過程頻譜Fig.9 Spectrums in DDC process

4.3 硬件測(cè)試

經(jīng)Modelsim仿真驗(yàn)證后，將代碼移植到FPGA芯片，通過上位機(jī)選擇模式配置參數(shù)，接收對(duì)應(yīng)模式數(shù)據(jù)進(jìn)行處理。本系統(tǒng)采用ETTUS射頻板，自主設(shè)計(jì)的中頻板以及友晶科技TR4開發(fā)板作為硬件平臺(tái)進(jìn)行實(shí)驗(yàn)驗(yàn)證，如圖10所示。

圖10 數(shù)字下變頻系統(tǒng)硬件平臺(tái)Fig.10 Hardware platform of DDC

上位機(jī)軟件選擇要接收的模式并配置參數(shù)，上電加載后，信號(hào)由射頻板天線接收下來，經(jīng)三級(jí)放大后，由混頻電路混頻至中頻;再經(jīng)AD采樣送至FPGA進(jìn)行數(shù)字下變頻處理;最后將處理后的數(shù)據(jù)輸出以文本保存，在Matlab中進(jìn)行同步驗(yàn)證。通過QUARTUSⅡ的在線邏輯分析儀，監(jiān)視FPGA輸入和輸出管腳的狀態(tài)，如圖11所示，即為TD－LTE數(shù)據(jù)管腳的實(shí)時(shí)狀態(tài)。

圖11 DDC各級(jí)數(shù)據(jù)輸出狀態(tài)圖Fig.11 All leves of state diagram of output data in DDC

上電后，射頻端接收相應(yīng)制式的信號(hào)并進(jìn)行AD采樣，送給DDC處理，將處理結(jié)果導(dǎo)出，在Matlab中進(jìn)行同步檢測(cè)，驗(yàn)證數(shù)據(jù)的有效性。通過上位機(jī)選擇了WCDMA和TD－LTE模式進(jìn)行多模驗(yàn)證。

圖12為LTE系統(tǒng)下行同步PSS捕獲仿真圖，對(duì)LTE系統(tǒng)一幀數(shù)據(jù)(307 200個(gè)樣點(diǎn))進(jìn)行仿真，其中PSS在一幀中發(fā)送兩次。從圖中可以看到，在PSS處有明顯的相關(guān)峰值，在峰值處捕獲到PSS，進(jìn)而完成下行同步后續(xù)步驟，包括時(shí)間同步、頻偏估計(jì)，驗(yàn)證了經(jīng)過數(shù)字下變頻處理以后的數(shù)據(jù)是有效的。

圖12 LTE系統(tǒng)下行同步PSS捕獲Fig.12 Downlink synchronization capture for PSS on LTE system

圖13 為WCDMA系統(tǒng)下行幀同步仿真圖，對(duì)WCDMA系統(tǒng)實(shí)際數(shù)據(jù)(768 000個(gè)樣點(diǎn))進(jìn)行仿真。從圖中可以看出，信號(hào)與輔助同步信道以及主擾碼有非常明顯的相關(guān)峰值，在峰值處捕獲到幀同步的位置，進(jìn)而完成下行同步后續(xù)步驟，驗(yàn)證了經(jīng)過本系統(tǒng)的數(shù)字下變頻處理后的數(shù)據(jù)是有效的。

圖13 WCDMA系統(tǒng)下行幀同步Fig.13 Downlink frame synchronization on WCDMA system

5 結(jié)束語

針對(duì)目前多種通信模式共存所帶來的系統(tǒng)兼容性問題，而以往研究中同一系統(tǒng)只能完成單一制式處理，于是對(duì)傳統(tǒng)的數(shù)字下變頻結(jié)構(gòu)進(jìn)行了優(yōu)化改進(jìn)，使其能夠?qū)崿F(xiàn)兼容多種模式下的數(shù)字下變頻處理。實(shí)驗(yàn)結(jié)果表明，經(jīng)過改進(jìn)的數(shù)字下變頻能夠有效滿足TD－LTE和WCDMA模式下的數(shù)字下變頻要求，且無需構(gòu)架不同模式平臺(tái)，從而節(jié)約了資源，縮短了開發(fā)周期，并具有較高的實(shí)用性和通用性。針對(duì)GSM、IS95、CDMA2000以及TD－SCDMA等制式，本系統(tǒng)均可以進(jìn)行處理，對(duì)未來4G、3G和2G的共存提供了平臺(tái)。

[1]陳明，周健義，趙嘉寧.基于數(shù)字中頻的多頻多模系統(tǒng)的實(shí)現(xiàn)[C]//2005年全國微波毫米波會(huì)議論文集(第一冊(cè)).深圳:中國電子學(xué)會(huì)，2006.CHEN Ming，ZHOU Jian－yi，ZHAO Jia－ning.Implementation of Multi－ frequency and Multi－ mode system based on DDC[C]//Proceedings of 2005 National Conference on Microwave and Millimeter－wave(Vlume One).Shenzhen:The Chinese Institute of Electronics，2006.(in Chinese)

[2]張學(xué)軍，張孝林.多模移動(dòng)終端芯片設(shè)計(jì)技術(shù)及多模終端發(fā)展現(xiàn)狀[J].移動(dòng)通信，2006(8):22－24.ZHANG Xue－jun，ZHANG Xiao－lin.Multimode mobile terminal chip design technology and the development situation of multimode terminal[J].Mobile Communication，2006(8):22－24.(in Chinese)

[3]徐雙全，蔣宇中，江海.數(shù)字下變頻技術(shù)的改進(jìn)與FPGA實(shí)現(xiàn)[J].無線通信技術(shù)，2012，21(4):35－38，43.XU Shuang－quan，JIANG Yu－zhong，JIANG Hai.Improved and implementation of digital down converter based on FPGA[J].Wireless Communication Technique，2012，21(4):35－38，43.(in Chinese)

[4]張海峰，趙愛玲.基于 FPGA的高速 DUC設(shè)計(jì)與高效實(shí)現(xiàn)[J].電訊技術(shù)，2012，52(7):1112－1115.ZHANG Hai－feng，ZHAO Ai－ling.The design and high－efficient implementation of high－speed DUC based on FPGA[J].Telecommunication Engineering，2012，52(7):1112－1115.(in Chinese)

[5]Pang L，Zhu B，Chen H，et al.A highly efficient digital down converter in wide band digital radar receiver[C]//Proceedings of 2012 IEEE 11th International Conference on Signal Processing.Beijing:IEEE，2012:1795－1798.

[6]何立志，邱洋，何松.軟件無線電數(shù)字下變頻技術(shù)研究及 FPGA實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2010，36(11):23－26.HE Li－zhi，QIU Yang，HE Song.The research and implementation of Software radio digital down converter technology based on FPGA[J].Application of electronic technique，2010，36(11):23－26.(in Chinese)

[7]Zhang Q，Su X.The Design of Digital Down Converter Based on FPGA[C]//Proceedings of 2012 8th International Conference on Wireless Communications，Networking and Mobile Computing.Shanghai:IEEE，2012:1－4.