戚秀真，周 穎

(1.長(zhǎng)安大學(xué)信息工程學(xué)院，陜西西安 710064;2.陜西郵電職業(yè)技術(shù)學(xué)院計(jì)算機(jī)系，陜西咸陽(yáng) 712000)

隨著數(shù)字多媒體技術(shù)的不斷發(fā)展，數(shù)字圖像處理技術(shù)被廣泛應(yīng)用于可視電話、電視會(huì)議、監(jiān)控系統(tǒng)等各種民用、商業(yè)及工業(yè)生產(chǎn)領(lǐng)域中。通常的數(shù)字圖像處理系統(tǒng)主要包括兩個(gè)部分:圖像采集部分和圖像處理部分;圖像采集部分主要完成圖像的數(shù)字化和圖像緩存等，圖像處理部分主要實(shí)現(xiàn)一些復(fù)雜的算法［1］。

1 系統(tǒng)結(jié)構(gòu)描述

系統(tǒng)采用Philips半導(dǎo)體公司2000年推出的多制式TV解碼器SAA7114H，將CCD輸出的各種制式全電視信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，再由FPGA(Field Programmable Gate Array)產(chǎn)生地址總線和控制總線將16位數(shù)字信號(hào)存入片內(nèi)高速緩存雙口RAM(Random Access Memory)中，然后再由 SDRAM(Synchronous Dynamic Random Access Memory)控制器將16位數(shù)據(jù)存入大容量緩存SDRAM中，隨后再根據(jù)系統(tǒng)需要從SDRAM中取出數(shù)據(jù)進(jìn)行處理［2］。

2 模擬視頻信號(hào)的數(shù)字化

使用的CCD輸出的是PAL制式的模擬復(fù)合視頻信號(hào)(CVBS)，因此需要進(jìn)行A/D轉(zhuǎn)換。視頻解碼芯片(SAA7114H)能將CVBS信號(hào)轉(zhuǎn)換成YUV(4∶2∶2)格式的數(shù)字信號(hào)，其解碼器是基于行鎖定時(shí)鐘解碼，能完成PAL、NTSC、SECAM的3種彩色制式解碼，使其符合ITU601彩色分量標(biāo)準(zhǔn)。SAA7114H提供6路模擬輸入端，內(nèi)設(shè)有模擬源選擇器，能從CCD、TV或VCR源中輸入復(fù)合視頻信號(hào)CVBS或S端子的Y/C信號(hào)。圖像端口(I端口)能輸出8位和16位(用主控端HPD［7:0］擴(kuò)展)數(shù)據(jù)流，以及與其相伴的基準(zhǔn)和支持信息。在I端口所傳送的信號(hào)有:IPD［7:0］為I端口數(shù)據(jù)信號(hào);ICLK為連續(xù)基準(zhǔn)時(shí)鐘信號(hào);IGPH為行基準(zhǔn)輸出信號(hào);IGPV為場(chǎng)基準(zhǔn)輸出信號(hào);IDQ為I端口數(shù)據(jù)有效旗標(biāo)信號(hào);ITRI為端口控制，可以使I端口切換到三態(tài);IGP1和IGP0為I端口通用輸出信號(hào)。圖2為圖像端口和擴(kuò)展端口16位模式時(shí)序圖。輸出信號(hào)格式Y(jié)UV(4∶2∶2)。

3 地址總線的產(chǎn)生

模擬視頻信號(hào)的數(shù)字化之后產(chǎn)生源源不斷的數(shù)據(jù)流，為把這些數(shù)據(jù)存入緩存，需要對(duì)每一個(gè)數(shù)據(jù)進(jìn)行編址，同時(shí)還要生成讀/寫等控制信號(hào)。圖像數(shù)據(jù)的順序化處理方法的不同，編址方法也不同。為便于說明，假定處理的圖像大小為512×512像素。

3.1 圖像數(shù)據(jù)的順序化處理方法

為節(jié)約存儲(chǔ)空間，一種方法是對(duì)二維圖像數(shù)據(jù)的存儲(chǔ)地址中的行、列地址不進(jìn)行獨(dú)立生成，而是將圖像以行優(yōu)先的順序進(jìn)行線性化處理，使之成為一維的數(shù)據(jù)，即第2行的圖像數(shù)據(jù)緊接著第1行的數(shù)據(jù)，接下來是第3行的數(shù)據(jù)，依次類推，形成統(tǒng)一的像素地址。這樣像素地址=幀起始地址+像素偏移地址。這種方法節(jié)約存儲(chǔ)空間，但是不便于像素尋址。另一種方法是將圖像數(shù)據(jù)按二維數(shù)組方式存儲(chǔ)，即生成獨(dú)立的行、列地址。這樣，像素地址=幀起始地址+行地址+像素偏移地址。這種圖像數(shù)據(jù)編址方法便于尋址，但是可能會(huì)浪費(fèi)存儲(chǔ)單元為代價(jià)。

3.2 地址信號(hào)的產(chǎn)生

對(duì)于經(jīng)過順序化處理的圖像數(shù)據(jù)，根據(jù)每一幀的幀起始地址以及每一像素出現(xiàn)的先后，為每一像素生成一個(gè)唯一的存儲(chǔ)器地址。該地址由兩部分組成:即該幀圖像的在存儲(chǔ)空間中的起始位置，稱為幀起始地址，以及該像素在對(duì)應(yīng)的一幀圖像中出現(xiàn)的順序位置，稱為像素偏移地址。在系統(tǒng)內(nèi)部，為便于對(duì)圖像信息進(jìn)行管理以及考慮到具體存儲(chǔ)設(shè)備的限制，規(guī)定圖像幀起始地址以1 kB為單位。

4 高速緩存

通常構(gòu)成高速緩存的方案有3種［3］:

圖3 地址信號(hào)產(chǎn)生邏輯

(1)FIFO(先進(jìn)先出)方式。FIFO存儲(chǔ)器就象數(shù)據(jù)管道一樣，數(shù)據(jù)從管道的一頭流入、從另一頭流出，先進(jìn)入的數(shù)據(jù)先流出。FIFO具有兩套數(shù)據(jù)線而無地址線，可在其一端寫操作而在另一端讀操作，數(shù)據(jù)在其中順序移動(dòng)，因而能夠達(dá)到很高的傳輸速度和效率，且由于省去了地址線而占用較少的FPGA資源。缺點(diǎn)是只能順序讀寫數(shù)據(jù)，因而顯得比較呆板。

(2)雙口RAM方式。雙口RAM具有兩套獨(dú)立的數(shù)據(jù)、地址和控制總線，因而可從兩個(gè)端口同時(shí)讀寫而互不干擾，并可將采樣數(shù)據(jù)從一個(gè)端口寫入，從另一個(gè)端口讀出。雙口RAM也能達(dá)到很高的傳輸速度，并且具有隨機(jī)存取的優(yōu)點(diǎn)。

(3)高速SRAM切換方式。高速SRAM只有一套數(shù)據(jù)、地址和控制總線，可通過三態(tài)緩沖門分別接不同設(shè)備上。這種方式的優(yōu)點(diǎn)是SRAM可隨機(jī)存取，缺點(diǎn)是切換控制電路比較復(fù)雜，且只能不同設(shè)備分時(shí)讀寫。

系統(tǒng)選用雙口RAM作為高速緩存。讀寫雙口RAM時(shí)，使用了不同的時(shí)鐘，以提高系統(tǒng)性能。

5 大容量緩存

由于圖像采集系統(tǒng)要求至少要緩存16幀圖像，因此需要大容量緩存來暫存圖像數(shù)據(jù)。系統(tǒng)用8×106×16 bit的 SDRAM 作為大容量緩存［4］。

5.1 SDRAM

SDRAM有多種工作模式，內(nèi)部操作是一個(gè)復(fù)雜的狀態(tài)機(jī)。SDRAM的信號(hào)可分成:(1)控制信號(hào)。片選、同步時(shí)鐘、時(shí)鐘有效、行/列地址選擇、讀寫選擇、數(shù)據(jù)有效等。(2)地址。行/列地址、行/列地址選擇控制、Bank塊地址。(3)數(shù)據(jù)。雙向信號(hào)，受數(shù)據(jù)有效信號(hào)控制。

SDRAM內(nèi)部以Bank為組織，行、列地址共同尋址，這在很大程度上減少了地址位，提高器件的實(shí)用性，但使尋址變得復(fù)雜。由于SDRAM為了提高存儲(chǔ)容量，采用硅片電容來存儲(chǔ)信息，隨著時(shí)間的推移，必須給電容重新充電才能保持電容里的數(shù)據(jù)信息，即“刷新”，它的存在使得SDRAM的應(yīng)用變得復(fù)雜，帶來了設(shè)計(jì)難度。

SDRAM支持?jǐn)?shù)據(jù)猝發(fā)傳輸方式，提高了數(shù)據(jù)處理的速度。SDRAM內(nèi)部的操作有很多種輸入命令:模式寄存器設(shè)置、預(yù)充、激活、讀/寫、自動(dòng)刷新、自我刷新、猝發(fā)突停、空操作等。根據(jù)這些命令，SDRAM內(nèi)部的狀態(tài)會(huì)進(jìn)行轉(zhuǎn)移，這些狀態(tài)可以分為:空閑、模式寄存器設(shè)置、預(yù)充、激活、讀/寫、刷新、節(jié)電等。

5.2 SDRAM控制器模塊設(shè)計(jì)

SDRAM控制器設(shè)計(jì)采用自頂向下模塊化的設(shè)計(jì)方法，共分為4個(gè)模塊［5］:SDRAM控制器頂層模塊、控制接口模塊、命令模塊和數(shù)據(jù)通路模塊，SDRAM控制器頂層模塊初始化并把其余3個(gè)模塊有機(jī)結(jié)合。控制接口模塊接受主機(jī)發(fā)送來的命令和地址信號(hào)，解碼命令并發(fā)送請(qǐng)求給命令模塊;命令模塊接受控制接口模塊發(fā)送的命令和地址信號(hào)，產(chǎn)生合適的SDRAM操作命令;數(shù)據(jù)通路模塊在執(zhí)行SDRAM讀寫操作時(shí)控制數(shù)據(jù)的流向。圖4所示為SDRAM控制器的模塊框圖。

圖4 SDRAM控制器的模塊框圖

控制接口模塊解碼并寄存主機(jī)發(fā)送的命令，把解碼后的空閑、寫、讀、刷新、充電和模式設(shè)置命令和地址信號(hào)送給命令模塊?？刂平涌谀K包含一個(gè)10 bit的遞減刷新計(jì)數(shù)器和產(chǎn)生周期性刷新命令的命令模塊。計(jì)數(shù)器計(jì)數(shù)到零后發(fā)出刷新請(qǐng)求，直至命令模塊響應(yīng)請(qǐng)求。命令模塊響應(yīng)刷新請(qǐng)求后，刷新計(jì)數(shù)器的值重新加載初始值。

數(shù)據(jù)通路模塊提供SDRAM與主機(jī)之間的數(shù)據(jù)通路。寫SDRAM時(shí)數(shù)據(jù)從DATAIN端口經(jīng)該模塊寄存后送給SDRAM;讀SDRAM時(shí)數(shù)據(jù)從DATAOUT端口輸出。

命令模塊接收控制接口模塊輸入的解碼后的命令和刷新控制單元發(fā)出的刷新請(qǐng)求命令，產(chǎn)生合適的SDRAM操作命令。該模塊包含一個(gè)簡(jiǎn)單的仲裁邏輯單元，仲裁主接口和刷新單元發(fā)出的命令，刷新請(qǐng)求的優(yōu)先級(jí)最高。當(dāng)刷新單元和主接口同時(shí)發(fā)出命令時(shí)，仲裁單元掛起主接口的命令直到刷新操作執(zhí)行完畢;若主接口發(fā)出的命令正在執(zhí)行時(shí)，仲裁單元掛起刷新命令直至正在處理的操作執(zhí)行結(jié)束。令模塊同時(shí)執(zhí)行地址信號(hào)的分時(shí)復(fù)用操作，滿足SDRAM對(duì)地址信號(hào)的時(shí)序要求。輸出信號(hào)OE用于控制數(shù)據(jù)通路的開斷。

仲裁單元接收控制接口模塊發(fā)出的命令后，命令產(chǎn)生單元根據(jù)接收到的命令產(chǎn)生合適的SDRAM控制信號(hào)。命令產(chǎn)生單元基于3個(gè)移位寄存器產(chǎn)生正確的時(shí)序:第一個(gè)寄存器控制SDRAM激活命令的時(shí)序;第二個(gè)寄存器控制SDRAM讀寫時(shí)的時(shí)序;第三個(gè)用于產(chǎn)生命令延時(shí)，以便決定所請(qǐng)求的命令是否執(zhí)行完畢。

6 結(jié)束語(yǔ)

系統(tǒng)采用Altera的FPGA EP1C6實(shí)現(xiàn)，幀頻、像素時(shí)鐘自動(dòng)適應(yīng)。采集最大圖像640×512，圖像大小任意可調(diào)。系統(tǒng)實(shí)驗(yàn)使用了30 MHz像素時(shí)鐘，采集了256×320數(shù)字圖像，幀頻187幀/s。通過對(duì)特定的圖像進(jìn)行采集和分析，系統(tǒng)采集無誤碼。

［1］朱磊，陸亨立.基于ASIC設(shè)計(jì)的圖像采集系統(tǒng)的實(shí)現(xiàn)［J］.微計(jì)算機(jī)信息:測(cè)控自動(dòng)化，2005，21(2):160 －161.

［2］劉虹，黃濤.基于FPGA的高速圖像采集系統(tǒng)的研究與實(shí)現(xiàn)［J］.工業(yè)控制計(jì)算機(jī)，2004，14(8):18 －19.

［3］鮑曉宇，施克仁，洪玉萍，等.高速數(shù)據(jù)采集系統(tǒng)中高速緩存與海量緩存的實(shí)現(xiàn)［J］.國(guó)外電子元器件，2003(7):4－7.

［4］楊鵬林，張曉飛.FPGA控制實(shí)現(xiàn)圖像系統(tǒng)視頻圖像采集［J］.計(jì)算機(jī)測(cè)量與控制，2003(11):451 －454.

［5］劉德良，姚春蓮，李煒，等.多分辨率圖像實(shí)時(shí)采集系統(tǒng)的FPGA邏輯設(shè)計(jì)［J］.電子技術(shù)應(yīng)用，2003(3):69－71.