毛佳佳，楊依忠，季翔宇，張 章，解光軍

(合肥工業(yè)大學(xué)電子科學(xué)與應(yīng)用物理學(xué)院，合肥230009)

LED 已廣泛應(yīng)用于液晶顯示器背光照明、手機(jī)照相機(jī)閃光燈、汽車照明、交通信號燈以及通用照明等領(lǐng)域，隨著科技的發(fā)展以及對于LED 需求的日益增加，設(shè)計(jì)者對于LED 驅(qū)動的性能追求也越來越高，高精度、高轉(zhuǎn)換效率、寬輸入范圍等特性成為衡量一款產(chǎn)品性能的重要參數(shù)。相對于其他同類產(chǎn)品，LED 以其節(jié)能、環(huán)保、高發(fā)光效率、長壽命等優(yōu)點(diǎn)，越來越有取代其他燈具的趨勢［1］。

LED 屬于電流驅(qū)動器件，它的發(fā)光亮度與流過LED 的正向電流成正比，不穩(wěn)定的電流不僅會影響LED 的發(fā)光亮度等性能，還可能嚴(yán)重影響LED 的使用壽命。因此，為了保證每一個LED 發(fā)光強(qiáng)度的一致性，設(shè)計(jì)一款能夠提供穩(wěn)定電流的控制芯片，顯得尤為重要。本文在常見的BUCK 型LED 驅(qū)動的基礎(chǔ)上，運(yùn)用PLM 技術(shù)，設(shè)計(jì)了一款高精度、高效率的LED 驅(qū)動芯片。

1 整體芯片結(jié)構(gòu)

1.1 PLM［3-4］原理分析

脈沖電平調(diào)制PLM 是一種新型的LED 恒流控制方法，能夠提供精確且高效的電流控制。圖1(a)是常見的峰值電流控制模式［5］的環(huán)路結(jié)構(gòu)及其主要波形，首先將輸出電壓的采樣信號與參考電平通過誤差放大器，再將產(chǎn)生的電壓誤差VC與采樣的電感電流上升沿信號通過PWM 比較器，獲得調(diào)制方波來控制開關(guān)管的導(dǎo)通與關(guān)閉，得到需要的穩(wěn)定電流。但是峰值電流控制有其缺點(diǎn)，這種方法并不是真正地控制平均輸出電流，因?yàn)榉逯惦娏鞯拇笮〔荒芘c平均電感電流的大小一一對應(yīng)。如圖中所示，當(dāng)負(fù)載變化的時候，會導(dǎo)致占空比(D1、D2、D3)或者紋波大小的變化，相同的峰值電感電流可以對應(yīng)不同的平均電感電流Iavg1、Iavg2、Iavg3，而且紋波大小又與選取的電感和電容相關(guān)，因此要獲得較為精確的輸出電流，對電感和電容的要求也較高。由于峰值電流控制產(chǎn)生的電流與真正的平均電感電流之間的誤差較大，難以校正。為了克服這一缺點(diǎn)，本芯片采用了脈沖電平調(diào)制法，圖1(b)是脈沖電平調(diào)制方法的環(huán)路結(jié)構(gòu)及其主要波形。

圖1 峰值電流控制模式與PLM 調(diào)制模式

VRP為參考脈沖產(chǎn)生電路生成的脈沖方波信號，該信號通過采樣觸發(fā)器輸出VPULSE信號并經(jīng)過一定的變換得到。VRP信號與VPULSE同步，因此具有相同的占空比和周期。VISNS為開關(guān)管下端采樣電阻上的電壓采樣信號，該信號也是PLM 調(diào)制方法的關(guān)鍵信號，將VISNS與VRP一起經(jīng)過信號放大后輸入到誤差放大器。由于VPULSE通過控制開關(guān)管的導(dǎo)通與關(guān)斷產(chǎn)生VISNS信號，因此VRP信號與VISNS信號擁有相同的周期和占空比，即可以近似地看成同步信號。假設(shè)VISNS信號的斜坡中點(diǎn)電位為VMSL，VRP參考脈沖的峰值為VREF，將這兩個信號通過誤差放大器，相當(dāng)于對斜坡中點(diǎn)VMSL和VREF進(jìn)行誤差比較，之后將誤差放大器產(chǎn)生的誤差信號送到PWM 比較器，產(chǎn)生控制方波信號來驅(qū)動開關(guān)管。因此當(dāng)VMSL低于VRP的峰值VREF時，誤差放大器輸出升高，導(dǎo)致PWM 比較器輸出方波的占空比升高。功率開關(guān)管導(dǎo)通時間也相應(yīng)提高，在接下來的幾個周期內(nèi)提升VISNS的VMSL值;而當(dāng)VMSL高于VRP的峰值VREF時，同理可得。因此，整個調(diào)節(jié)過程是一個動態(tài)的穩(wěn)定過程，這一調(diào)節(jié)過程直到VMSL=VREF，開關(guān)管電流斜坡的中點(diǎn)VMSL，其實(shí)對應(yīng)了真正的輸出電感電流的平均值，因此只要設(shè)置一個峰值電平一定的參考方波，也就確定了VMSL的值，相應(yīng)的平均電感電流也就固定了。且相對于峰值電流控制，該方法得到的平均電流值與紋波大小以及占空比都無關(guān)，所以電流更加精確穩(wěn)定。通過對比不難發(fā)現(xiàn)，PLM 與常見的采用PWM 調(diào)制的其他控制方法相比，最大的區(qū)別在于初期信號的采樣及其處理。從后續(xù)控制來看，其實(shí)質(zhì)也是通過在一定的脈沖頻率下調(diào)節(jié)脈沖的寬度，來達(dá)到控制開關(guān)管導(dǎo)通時間的目的，因此PLM 是基于PWM的改良。

1.2 芯片結(jié)構(gòu)

圖2 所示為本文設(shè)計(jì)的采用脈沖電平調(diào)制方法的BUCK 型LED 驅(qū)動電路。芯片的基本模塊包括:預(yù)調(diào)整電路［6］、基準(zhǔn)電壓模塊、誤差放大器、PWM 比較器、振蕩器、參考脈沖生成模塊，驅(qū)動級和功率開關(guān)管等。采用低邊電流檢測和N 型功率開關(guān)管。其余常見的相對于高邊采樣結(jié)構(gòu)的電路，選擇低邊采樣結(jié)構(gòu)有其一定的優(yōu)點(diǎn):在同等條件下，N 型開關(guān)管工作時的導(dǎo)通電阻要比P 型開關(guān)管小，這樣在電路正常工作時，開關(guān)管上的額外的功率就會更小，有助于提高電路的工作效率;另外采用低側(cè)電流檢測電阻，能夠有效的減少連線的長度和數(shù)量以及在此之上的額外的功耗損失。與采用高邊電阻采樣的結(jié)構(gòu)相比較，兩種結(jié)構(gòu)在一個電感電流周期內(nèi)RISNS上的功耗關(guān)系為:

圖2 采用PLM 調(diào)制方法的BUCK 型LED 驅(qū)動

式(1)中PL為采用低端采樣結(jié)構(gòu)時一個電感電流周期的采樣電阻功耗;PH為采用高邊采樣結(jié)構(gòu)時相應(yīng)的電阻功耗;D 指周期占空比。因此一個周期內(nèi)節(jié)省的功耗［7］可以表示為:

由上面的兩個公式可得，在占空比D＜1 時，采用低邊采樣的結(jié)構(gòu)額外功耗損失更少，效率也相應(yīng)得到提高，且可以使整體電路結(jié)構(gòu)更加簡單。

2 主要模塊

2.1 PLM 調(diào)制信號產(chǎn)生電路

從上文可以看到，常見的LED 控制方法都是將電流反饋信號與一個基準(zhǔn)電壓通過誤差放大以及后續(xù)控制來實(shí)現(xiàn)開關(guān)管的開合動態(tài)平衡的，而PLM 調(diào)制最大的區(qū)別就是將這一基準(zhǔn)電壓換成了一個脈沖電平調(diào)制信號VRP。由于該信號最終要與VISNS信號進(jìn)行比較，且要與該信號保持一定的同步，因此，該信號可以通過采樣觸發(fā)器的輸出端信號并進(jìn)行變換得到，其變換電路如圖3 所示，由于VPULSE信號采樣自觸發(fā)器的輸出，與VISNS采樣信號相比，兩個信號之間存在驅(qū)動級延遲以及開關(guān)管寄生電容充放電延遲等情況，因此采樣的VPULSE信號與VISNS信號之間存在約十幾至二十納秒左右的延遲，為了保證電路的性能以及穩(wěn)定性，在對VPULSE信號進(jìn)行變換時，應(yīng)當(dāng)考慮適當(dāng)?shù)难舆t。MN2管作為MOS 電容，通過調(diào)節(jié)該管的尺寸，可以有效的控制信號VRP延遲的大小，使之與VISNS信號保持一定的同步。此外由于MP6管和MN3管反復(fù)高速的開啟關(guān)閉，產(chǎn)生的VRP參考脈沖在上升或者下降沿容易產(chǎn)生毛刺或尖峰，而在加上MN2管后，此類問題也可明顯改善。

圖3 VRP產(chǎn)生電路

VREF為基準(zhǔn)電路產(chǎn)生的基準(zhǔn)電壓，RSET為片外設(shè)置電阻，晶體管MP6和MN3均作為MOS 開關(guān)使用。該電路的基本原理為:由于VPULSE為脈沖方波信號，則MP1與MN1構(gòu)成的反相器輸出交替翻轉(zhuǎn)，當(dāng)VPULSE為高電平時，反相器輸出為低電平，這時MP6導(dǎo)通，MN3關(guān)斷，由RSET電阻設(shè)定的電流經(jīng)鏡像后全部通過電阻R1;當(dāng)VPULSE為低電平時，反相器輸出為高電平，此時MP6管關(guān)斷，MN3開啟，這就導(dǎo)致電阻R1被由MN3構(gòu)成的低阻通路縮短路，輸出VRP端的電位被迅速拉低到GND 電位。由此VRP端跟隨VPULSE產(chǎn)生參考脈沖。通過上面的分析，可以得到當(dāng)VPULSE為高電平時，最右邊支路的電流可以表示為:

晶體管MP3、MP5與MP2、MP4構(gòu)成電流鏡，假設(shè)MP3、MP5與MP2、MP4的尺寸之比為M，則VRP端的幅值電位可以表示為:

由于不同種類LED 的額定工作電流不同，因此可以通過調(diào)換片外電阻RSET，來設(shè)置不同的VRP，以便獲得需要的輸出電流。

2.2 PWM 比較器

PWM 比較器在開關(guān)電源類芯片中有著非常重要的作用，其主要性能參數(shù)有響應(yīng)速度，輸入失調(diào)電壓，功耗面積等，而且要求有較高的增益，目的是為了保證比較的準(zhǔn)確性，因此需要全面考慮其工作特性。圖4 所示為本文設(shè)計(jì)的PWM 比較器電路主要由3 部分組成，第1 級為附加有電流源的差分運(yùn)放［8］，第2 級為中間級運(yùn)放，第3 級為輸出級。其中輸出級的主要作用是進(jìn)行波形整形。

圖4 PWM 比較器

第1 級為差分運(yùn)放為PMOS 輸入，MN6和MN7作為運(yùn)放的二極管連接的負(fù)載，寬長比相同，MN5和MN8構(gòu)成電流源，寬長比也相同，在一定的尾電流下，增加了MN5和MN8后，會使得通過兩個負(fù)載管的電流減小，這樣就可以通過減小負(fù)載管上的電流而不是減小其寬長比來降低負(fù)載器件的跨導(dǎo)，起到增大運(yùn)放增益的作用。假設(shè)尾電流為ISS2，流過MN5和MN8的電流均為I5，8，則該運(yùn)放的增益可以近似的表示為

第2 級運(yùn)放為NMOS 輸入，將上一級的雙端輸出轉(zhuǎn)換為單端輸出，且進(jìn)一步提高了增益，其增益為:

因此整個PWM 比較器的增益可以表示為:

其增益曲線如圖5 所示。

圖5 PWM 比較器增益曲線

仿真結(jié)果表明，比較器增益達(dá)到91 dB 以上，3 dB帶寬為1.1 MHz，截止頻率達(dá)800 MHz 以上，滿足本驅(qū)動芯片工作頻率1 MHz 的要求，通過對整體環(huán)路的仿真，測得比較器響應(yīng)時間為12 ns，上升和下降時間均在2 ns 以內(nèi)，性能符合設(shè)計(jì)要求。

3 仿真結(jié)果

圖6 輸出電流及紋波大小

本設(shè)計(jì)采用CSMC 0.5 m 40 V BCD 工藝，使用Spectre 進(jìn)行仿真驗(yàn)證。圖6 所示為L=33 H，COUT=10 μF 時仿真得到的LED 電流曲線。設(shè)置驅(qū)動的LED 燈個數(shù)為8 個，輸入電壓Vin=33 V。從圖中可以得出輸出電流的平均值為350.1 mA，穩(wěn)定后的紋波大小約18.6 mA，占平均電流的約5.3%，輸出電流穩(wěn)定。由于大的紋波在一定程度上會增加功耗，影響光輸出和LED 的使用壽命，但要使紋波更小，則需要更大的電感等器件，導(dǎo)致成本增加。因此，一般情況下，輸出紋波的大小應(yīng)該控制在平均電流的20%以內(nèi)［9］。

此時對應(yīng)的VRP、VS、VEX3 個主要波形如圖7 所示，這兩個信號經(jīng)過同相放大器放大后，再經(jīng)過誤差放大器后產(chǎn)生VEX，將其與三角波輸入PWM 比較器。產(chǎn)生PWM 調(diào)制波。

圖7 VRP、VS、VEX仿真波形

輸出電流相對于輸入電壓的穩(wěn)定性也是衡量一款芯片性能的關(guān)鍵參數(shù)之一，如圖8 所示，以驅(qū)動6個LED 為例，當(dāng)輸入電壓從28 V 變化到40 V 時，測得的LED 電流對輸入電壓Vin的變化曲線，從該曲線可以看出，輸出電流雖然隨輸入電壓的變化而有所改變，但變化幅度占輸出電流的比例小于±0.5%。因此在較大的輸入電壓變化范圍內(nèi)，該驅(qū)動都能提供穩(wěn)定的輸出電流。

表1 為該芯片與其他非PLM 調(diào)制芯片的性能對比，其中電流精度分別為負(fù)載數(shù)一定時，輸出電流相對于輸入電壓變化以及在輸入電壓一致時，LED負(fù)載個數(shù)(2 ～10 個)變化對電流的影響。可見，同等條件下，在驅(qū)動的LED 個數(shù)越多時，效率也相對較高，且當(dāng)驅(qū)動10 個LED 時，最高工作效率可以達(dá)到96.9%。該芯片在驅(qū)動較少個數(shù)的LED 時，效率優(yōu)勢更加明顯。

圖8 LED 電流對輸入電壓Vin的變化曲線

表1 同類芯片性能對比

4 結(jié)論

本文設(shè)計(jì)了一款BUCK 型LED 驅(qū)動芯片，根據(jù)PLM 調(diào)制技術(shù)的思想，設(shè)計(jì)了相關(guān)的模塊以及電路，并用Cadence Spectre 進(jìn)行仿真，仿真結(jié)果表明，電路功能正常，輸出電流精度高，芯片輸入電壓6 V～40 V，輸出電流350 mA，通過調(diào)節(jié)片外電阻RSET，可獲得不同的輸出電流，以滿足不同功率的LED 需要。當(dāng)輸入電壓在較大范圍內(nèi)變化時，輸出電流的精度誤差能夠被控制在±0.5%以內(nèi)，且驅(qū)動不同數(shù)量的LED 時電流波動能控制在±1%以內(nèi)。芯片的整體轉(zhuǎn)換效率最高可以達(dá)到96.9%，最多可驅(qū)動10個LED，真正實(shí)現(xiàn)了對LED 平均電流的穩(wěn)定控制。

［1］ Chern Tzuen-Lih，Pan Ping-Lung，Liao Hsuan-Yi. Single-Stage Buck Type LED Lighting Driver with New Design of Current Integral Control［C］//Industrial Electronics and Applications(ICIEA)，2011，2197-2202.

［2］ Liu Li-Jen，Kuo Yeong-Chau，Cheng Wen-Chieh.Analog PWM and Digital PWM Controller IC for DC/DC Converters［C］//Innovative Computing，Information and Control (ICICIC)，2009 Fourth International Conference on，2009，904-907.

［3］ Park Jae-Hyoun，Yoon Hyung-Do.LED Driver with Self-Optimized Channel Voltage［C］//SOC Design Conference(ISOCC)，2009 International，516-519.

［4］ National Semiconductor 公司應(yīng)用手冊LM3407 350 mA，Constant Current Output Floating Buck Switching Converter for High Power LEDs［S］.National Semiconductor Corporation，2009.

［5］ Oh In-Hwan. An Analysis of Current Accuracies in Peak and Hysteretic Current Controlled Power LED Drivers［C］//Applied Power Electronics Conference and Exposition，2008，572-577.

［6］ 潘文捷，葛康康，何樂年.高壓、高效率白光LED 驅(qū)動電路的研究與設(shè)計(jì)［J］.電子器件，2008，31(6): - .

［7］ Fang Yuan，Wong Siu-Hong，Ling Lawrence Hok-Sun. A Power Converter with Pulse-Level-Modulation Control for Driving High Brightness LEDs［C］//Applied Power Electronics Conference and Exposition，IEEE 2009，577-581.

［8］ Behzad Razavi.Design of Analog CMOS Integrated Circuits［M］.Xi’an:Xi’an Jiaotong University Press，2004:103-112.

［9］ Garcia J，Calleja A J，Corominas E L，et al.Low Ripple Interleaved Converter for Fast PWM Dimming of Power LEDs［C］//Industrial Electronics(ISIE)，2010，915-920.

［10］ ON Semiconductor 公司應(yīng)用手冊350 mA High Efficiency Step Down LED Driver［S］.2011.

［11］ Zhang Tong，Yang Yuan，Song Zhenghua，et al. A Dual Mode Dimming White LED Driver Based on Buck DC-DC Converter［C］//International Conference Computer Science and Information Processing(CSIP)，2012，1129-1131.