張?bào)惴f，田海燕，于宗光*

(1.江南大學(xué)物聯(lián)網(wǎng)工程學(xué)院，江蘇無(wú)錫214122;2.中國(guó)電子科技集團(tuán)公司58所，江蘇無(wú)錫214035)

重離子會(huì)導(dǎo)致航天器系統(tǒng)中的半導(dǎo)體器件發(fā)生單粒子效應(yīng)SEE(Single Event Effect)，隨著電路工藝尺寸的降低和集成度的提高，SEE對(duì)電子器件的影響已愈發(fā)嚴(yán)重，其中的單粒子翻轉(zhuǎn)SEU(Single E-vent Upset)作為導(dǎo)致集成電路出現(xiàn)故障的主要輻射原因已成為現(xiàn)今抗輻照加固研究的熱點(diǎn)［1-3］。

D觸發(fā)器作為CMOS集成電路中使用很廣泛的單元，是很容易發(fā)生SEE的，當(dāng)觸發(fā)器電路受到重離子的干擾，單元中存儲(chǔ)的數(shù)據(jù)會(huì)發(fā)生錯(cuò)誤，并且存儲(chǔ)的錯(cuò)誤數(shù)據(jù)會(huì)一直保留到該單元下一次被改寫，這會(huì)影響電路的正常工作［4］，因此觸發(fā)器單元抗輻照能力的強(qiáng)弱會(huì)直接影響整個(gè)電路的抗輻照性能［5-7］。

實(shí)驗(yàn)主要是對(duì)DICE加固結(jié)構(gòu)觸發(fā)器進(jìn)行重粒子研究，分別選用氯(Cl)、鍺(Ge)、碘(I)這3種不同的重粒子在不同頻率、不同驅(qū)動(dòng)能力、不同版圖結(jié)構(gòu)、不同電壓這4種情況下對(duì)電路進(jìn)行單粒子輻照試驗(yàn)，分析電路翻轉(zhuǎn)的次數(shù)及翻轉(zhuǎn)閾值，以此來(lái)驗(yàn)證電路抗SEU性能的有效性。

1 單粒子效應(yīng)產(chǎn)生機(jī)制

單粒子效應(yīng)SEE(Single Event Effect)是指高能粒子入射到半導(dǎo)體器件內(nèi)部時(shí)會(huì)在穿透路徑上發(fā)生電離，此時(shí)電路中的結(jié)點(diǎn)會(huì)因?yàn)槲针婋x所產(chǎn)生的電子或空穴而改變?cè)瓉?lái)自身的電位［8-9］，導(dǎo)致電路出現(xiàn)故障，影響器件的可靠性。

作為單粒子效應(yīng)中的主要內(nèi)容，單粒子翻轉(zhuǎn)SEU(Single Event Upset)大多發(fā)生在存儲(chǔ)器件和邏輯電路中，表現(xiàn)為電路中觸發(fā)器和存儲(chǔ)單元的翻轉(zhuǎn)、邏輯錯(cuò)誤等［4，10］。它的產(chǎn)生是因?yàn)槿肷涞母吣芰Ｗ訉?duì)集成電路的敏感結(jié)點(diǎn)撞擊從而導(dǎo)致硅材料電離，并在重離子運(yùn)動(dòng)徑跡周圍形成大量的電荷，當(dāng)結(jié)點(diǎn)上積淀的電荷達(dá)到臨界狀態(tài)時(shí)，就會(huì)產(chǎn)生瞬態(tài)電流來(lái)觸發(fā)邏輯電路，導(dǎo)致邏輯狀態(tài)發(fā)生改變，錯(cuò)誤的邏輯電平會(huì)導(dǎo)致電路發(fā)生“軟”失效［11-12］。

2 DICE加固結(jié)構(gòu)觸發(fā)器

文獻(xiàn)［13］和文獻(xiàn)［14］中提到，在 0.18 μm 的工藝條件下，雙互鎖存儲(chǔ)單元DICE(Double Interlocked Storage Cell)結(jié)構(gòu)具有好的抗SEU的效果，該電路不但具有高速、低功耗等特點(diǎn)，而且當(dāng)電路中有單個(gè)結(jié)點(diǎn)發(fā)生電位擾動(dòng)時(shí)，電路不會(huì)發(fā)生翻轉(zhuǎn)，同時(shí)還避免了基于鎖存復(fù)制和反饋結(jié)構(gòu)的抗SEE單元的缺點(diǎn)。

DICE單元結(jié)構(gòu)組成的觸發(fā)器如圖1所示，P型晶體管 P3，P4，P5，P6和 N 型晶體管 N3，N4，N5，N6反向構(gòu)成反饋環(huán)，形成4個(gè)互鎖的反相器級(jí)聯(lián)，該結(jié)構(gòu)單元中有4個(gè)背靠背連接的帶有反相器的存儲(chǔ)結(jié)點(diǎn):n1、n2、n3、n4用來(lái)儲(chǔ)存兩對(duì)互補(bǔ)的數(shù)據(jù)，其中n2和n4，n3和n1是成對(duì)的結(jié)點(diǎn)。與傳統(tǒng)互鎖電路不同的是該電路中每一級(jí)的P管、N管柵極分別由前一級(jí)和后一級(jí)的輸出觸發(fā)，這樣一來(lái)每個(gè)存儲(chǔ)結(jié)點(diǎn)的狀態(tài)都由與其相鄰的存儲(chǔ)結(jié)點(diǎn)控制，并且相鄰的儲(chǔ)存結(jié)點(diǎn)間相互獨(dú)立。當(dāng)電路中只有一個(gè)存儲(chǔ)結(jié)點(diǎn)的電壓發(fā)生改變時(shí)，受其他結(jié)點(diǎn)反饋的影響，DICE內(nèi)存儲(chǔ)的狀態(tài)不會(huì)發(fā)生改變。在對(duì)DICE結(jié)構(gòu)進(jìn)行寫入時(shí)，會(huì)要求成對(duì)的2個(gè)結(jié)點(diǎn)的電壓同時(shí)發(fā)生改變，當(dāng)對(duì)4個(gè)存儲(chǔ)結(jié)點(diǎn)同時(shí)進(jìn)行寫入時(shí)，寫入的時(shí)間會(huì)縮短［15］。

此外，在圖1所示的觸發(fā)器電路中采用了附加晶體管冗余鎖存結(jié)構(gòu)，當(dāng)鎖存器不工作時(shí)，會(huì)強(qiáng)制N管的柵極接地，提高觸發(fā)器電路的抗SEE的能力，減輕了SEU效應(yīng)的影響［16］。

圖1 DICE核心部分結(jié)構(gòu)圖

3 實(shí)驗(yàn)方案

3.1 實(shí)驗(yàn)裝置

本次實(shí)驗(yàn)是利用中國(guó)科學(xué)院串列加速器核物理國(guó)家實(shí)驗(yàn)室的串列加速器實(shí)驗(yàn)靶站對(duì)測(cè)試芯片進(jìn)行單粒子實(shí)驗(yàn)。實(shí)驗(yàn)時(shí)，經(jīng)過加速器加速的離子會(huì)通過束運(yùn)線進(jìn)入輻照終端的真空靶室內(nèi)，穿過注量探測(cè)器后，均勻地照射在被測(cè)器件上，被測(cè)器件的電路板放置在一個(gè)可以自由上、下移動(dòng)和旋轉(zhuǎn)的圓盤上，被輻照時(shí)，芯片會(huì)處于動(dòng)態(tài)偏置的狀態(tài)。

3.2 實(shí)驗(yàn)測(cè)試系統(tǒng)

電路單粒子翻轉(zhuǎn)效應(yīng)的檢測(cè)系統(tǒng)包括硬件系統(tǒng)和軟件系統(tǒng)2個(gè)部分。

3.2.1 硬件測(cè)試系統(tǒng)

硬件測(cè)試系統(tǒng)主要包括:1號(hào)計(jì)算機(jī)NI控制機(jī)、2號(hào)計(jì)算機(jī)和實(shí)驗(yàn)測(cè)試板這3個(gè)部分，硬件測(cè)試系統(tǒng)的工作原理如圖2所示。

圖2 硬件測(cè)試系統(tǒng)

(1)1號(hào)計(jì)算機(jī)

NI控制機(jī)的功能有3個(gè):

①作為實(shí)驗(yàn)板的上位控制機(jī):單粒子效應(yīng)實(shí)驗(yàn)的上位機(jī)程序會(huì)在NI控制機(jī)平臺(tái)上運(yùn)行，通過串口與實(shí)驗(yàn)板進(jìn)行通訊。

②作為單粒子翻轉(zhuǎn)檢測(cè)平臺(tái):負(fù)責(zé)收集實(shí)驗(yàn)測(cè)試板發(fā)來(lái)的單粒子翻轉(zhuǎn)的情況，并記錄翻轉(zhuǎn)的次數(shù)和翻轉(zhuǎn)閾值。

③作為單粒子鎖定檢測(cè)及電流控制平臺(tái):負(fù)責(zé)顯示實(shí)驗(yàn)測(cè)試板的電流值，并控制測(cè)試板的上電和掉電的情況。

(2)2號(hào)計(jì)算機(jī)

單粒子效應(yīng)的實(shí)驗(yàn)環(huán)境惡劣，為了保證實(shí)驗(yàn)在可控和安全的條件下完成，另需一臺(tái)電腦做遠(yuǎn)程監(jiān)控，該電腦通過網(wǎng)口連接到NI控制機(jī)上。

(3)試驗(yàn)測(cè)試板

在輻照時(shí)，實(shí)驗(yàn)測(cè)試板共有2種方式:正常工作模式和測(cè)試模式。

3.2.2 軟件測(cè)試系統(tǒng)

測(cè)試系統(tǒng)的軟件測(cè)試部分是由實(shí)驗(yàn)測(cè)試板上控制芯片內(nèi)的下位機(jī)控制程序和上位機(jī)程序這2個(gè)部分。

(1)下位機(jī)控制程序

控制程序的功能是控制被測(cè)芯片與標(biāo)準(zhǔn)芯片的輸出復(fù)位、信號(hào)加載、輸出結(jié)果傳送、并將兩者的輸出結(jié)果進(jìn)行比較等，其工作流程如圖3所示。下位機(jī)程序在測(cè)試芯片上進(jìn)行上電復(fù)位、時(shí)鐘信號(hào)與數(shù)據(jù)信號(hào)的加載，讀出輸出信號(hào)，通過與標(biāo)準(zhǔn)芯片的對(duì)比，將檢測(cè)結(jié)果通過串口發(fā)送給上位機(jī)。

圖3 下位機(jī)翻轉(zhuǎn)檢測(cè)流程圖

(2)上位機(jī)控制程序

上位機(jī)程序在NI測(cè)試系統(tǒng)中可通過串口對(duì)單粒子效應(yīng)板進(jìn)行數(shù)據(jù)讀取，通過NI的供電板卡對(duì)輻照實(shí)驗(yàn)板供電，并采集電源電流大小。如果電流值超過設(shè)定的電流閾值，由系統(tǒng)控制被測(cè)芯片的電源通斷，同時(shí)實(shí)時(shí)顯示電流值及翻轉(zhuǎn)次數(shù)，其工作流程如圖4所示。

3.2.3 測(cè)試系統(tǒng)的SEU檢測(cè)原理

將被輻照的芯片上每一條DFF鏈的輸出與標(biāo)準(zhǔn)芯片的輸出進(jìn)行比較，翻轉(zhuǎn)一次就累計(jì)計(jì)數(shù)一次，出現(xiàn)翻轉(zhuǎn)就記為出錯(cuò)，出錯(cuò)數(shù)通過串口發(fā)送到上位機(jī)顯示。

實(shí)驗(yàn)時(shí)，束流時(shí)間為2 h～10 h，針對(duì)SEU指標(biāo)，采用3種離子氯(Cl)、鍺(Ge)、碘(I)分別入射實(shí)驗(yàn)電路，累計(jì)注量達(dá)到107n/cm2，記錄單粒子翻轉(zhuǎn)效應(yīng)是否發(fā)生和發(fā)生的次數(shù)。

圖4 上位機(jī)如軟件操作流程圖

4 實(shí)驗(yàn)內(nèi)容

4.1 實(shí)驗(yàn)內(nèi)容

在3.3 V和1.8 V兩種電壓的情況下對(duì)DICE加固結(jié)構(gòu)觸發(fā)器鏈進(jìn)行輻照試驗(yàn)，來(lái)測(cè)試其抗SEE的能力。

圖5 DICE單元電路原理圖

DICE電路結(jié)構(gòu)如圖5所示，每條鏈的區(qū)別是內(nèi)部關(guān)鍵結(jié)點(diǎn)n2和n4在版圖上的間距不同，圖中的n2-n4，n3-n1，n8-n6，n7-n5都是成對(duì)的結(jié)點(diǎn)。在設(shè)計(jì)電路版圖時(shí)，會(huì)將上面這4對(duì)結(jié)點(diǎn)的間距分開，避免造成結(jié)點(diǎn)的同時(shí)翻轉(zhuǎn)，因?yàn)樵贒ICE結(jié)構(gòu)中，如果相鄰的兩個(gè)結(jié)點(diǎn)同時(shí)發(fā)生翻轉(zhuǎn)，那么輸出也會(huì)翻轉(zhuǎn)。

實(shí)驗(yàn)中會(huì)對(duì)整個(gè)觸發(fā)器鏈進(jìn)行輻照，我們將對(duì)不同工作頻率、不同結(jié)點(diǎn)驅(qū)動(dòng)能力、不同電源電壓的觸發(fā)器進(jìn)行討論，DICE單元結(jié)構(gòu)如圖6所示，DFF鏈由32級(jí)的觸發(fā)器級(jí)聯(lián)形成，DFF觸發(fā)器鏈的電路圖如圖7所示。

圖6 DICE電路框圖

圖7 DICE觸發(fā)器鏈

我們還會(huì)對(duì)不同版圖結(jié)構(gòu)的觸發(fā)器進(jìn)行討論，此處的不同版圖結(jié)構(gòu)主要是指DICE觸發(fā)器關(guān)鍵結(jié)點(diǎn)之間不同的間距，通過不同的間距可以比較相鄰結(jié)點(diǎn)的干擾以及電荷分享機(jī)理對(duì)DICE觸發(fā)器的影響，不同間距的觸發(fā)器版圖如圖8所示。

圖8 DICE觸發(fā)器版圖結(jié)構(gòu)

間距分類情況如表1所示。

表1 版圖間距分類情況

2倍驅(qū)動(dòng)=3 =4

5 實(shí)驗(yàn)結(jié)果與討論

5.1 實(shí)驗(yàn)結(jié)果

5.1.1 不同的頻率

其他條件相同的情況下，在頻率分別為25 MHz和50 MHz時(shí)進(jìn)行單粒子實(shí)驗(yàn)，得到的SEU情況如表2、表3所示。

表2 頻率為25 MHz時(shí)的翻轉(zhuǎn)情況

表3 頻率為50 MHz時(shí)的翻轉(zhuǎn)情況

根據(jù)表2和表3的實(shí)驗(yàn)結(jié)果，我們可以看出:相同電壓條件下，隨著頻率的增加，電路的翻轉(zhuǎn)次數(shù)增加，翻轉(zhuǎn)閾值會(huì)隨之降低。此現(xiàn)象可能是由于單粒子瞬態(tài)擾動(dòng)引起的，觸發(fā)器在工作時(shí)，讀入了受擾動(dòng)的數(shù)據(jù)，導(dǎo)致輸出數(shù)據(jù)出錯(cuò)。

5.1.2 不同的驅(qū)動(dòng)能力

我們將觸發(fā)器內(nèi)部采用一倍驅(qū)動(dòng)和兩倍驅(qū)動(dòng)能力的電路進(jìn)行比較，此時(shí)電路工作在25MHz，翻轉(zhuǎn)情況如表4、表5所示。

表4 一倍驅(qū)動(dòng)時(shí)的翻轉(zhuǎn)情況

表5 兩倍驅(qū)動(dòng)時(shí)的翻轉(zhuǎn)情況

根據(jù)表4和表5的實(shí)驗(yàn)結(jié)果，我們可以看出:相同電壓條件下，隨著結(jié)點(diǎn)驅(qū)動(dòng)能力的增加，電路的翻轉(zhuǎn)數(shù)減小，翻轉(zhuǎn)閾值也會(huì)有所提高，此現(xiàn)象是由于結(jié)點(diǎn)驅(qū)動(dòng)電流能抵消一部分單粒子擾動(dòng)對(duì)電路的影響，驅(qū)動(dòng)能力越強(qiáng)，抵抗單粒子效應(yīng)的能力就越強(qiáng)。但盲目的增加結(jié)點(diǎn)驅(qū)動(dòng)能力會(huì)給電路帶來(lái)版圖和功耗的問題。因此，在提升電路抗輻照能力的同時(shí)，還需要折中考慮電路其他方面的性能。

5.1.3 不同的版圖結(jié)構(gòu)

對(duì)于不同間距的版圖結(jié)構(gòu)，測(cè)試電路的翻轉(zhuǎn)情況如表6、表7所示。

從表6可以看出，當(dāng)關(guān)鍵結(jié)點(diǎn)之間的距離減小時(shí)，會(huì)因?yàn)橄噜徑Y(jié)點(diǎn)的擾動(dòng)以及電荷分享機(jī)制的存在，導(dǎo)致觸發(fā)器抗單粒子效應(yīng)的能力降低。但增加了關(guān)鍵結(jié)點(diǎn)之間的距離后，會(huì)提升抗單粒子效應(yīng)的能力，當(dāng)間距足夠大之后，利用保護(hù)環(huán)提高單粒子效應(yīng)能力也不是很明顯。所以，增加關(guān)鍵結(jié)點(diǎn)的間距對(duì)提升觸發(fā)器抗單粒子效應(yīng)是有益的。

表7 兩倍驅(qū)動(dòng)能力時(shí)的翻轉(zhuǎn)情況

兩倍驅(qū)動(dòng)能力的電路本身就有較好的抗單粒子效應(yīng)的能力，此時(shí)再利用增加關(guān)鍵結(jié)點(diǎn)的間距對(duì)提升抗單粒子效應(yīng)的能力已經(jīng)不明顯。

5.1.4 不同的電壓

一倍驅(qū)動(dòng)能力的觸發(fā)器，工作在25 MHz的條件下，1.8 V和3.3 V兩種工作電壓的觸發(fā)器翻轉(zhuǎn)閾值數(shù)據(jù)如表8所示。

表8 電壓不同時(shí)的翻轉(zhuǎn)情況

在實(shí)驗(yàn)中，隨著電源電壓的降低，出現(xiàn)錯(cuò)誤的翻轉(zhuǎn)閾值也隨之降低，錯(cuò)誤數(shù)增加。這是因?yàn)殡S著電源電壓的降低，關(guān)鍵結(jié)點(diǎn)存儲(chǔ)的電荷減少，而單粒子脈沖擾動(dòng)產(chǎn)生的擾動(dòng)電荷并沒有減小，所以，擾動(dòng)對(duì)電路的影響隨之增大。

5.2 實(shí)驗(yàn)結(jié)果分析

針對(duì)DICE結(jié)構(gòu)的觸發(fā)器，在不同工作頻率、不同驅(qū)動(dòng)能力、不同版圖結(jié)構(gòu)以及不同電壓的條件下進(jìn)行輻照實(shí)驗(yàn)，觀測(cè)到以下幾種現(xiàn)象:

①隨著工作頻率的增加，DICE結(jié)構(gòu)觸發(fā)器抗單粒子效應(yīng)的能力隨之降低。

②隨著結(jié)點(diǎn)驅(qū)動(dòng)能力的增強(qiáng)，DICE結(jié)構(gòu)觸發(fā)器抗單粒子效應(yīng)的能力隨之增加。

③隨著工作電壓的降低，DICE結(jié)構(gòu)觸發(fā)器抗單粒子效應(yīng)的能力隨之減小。

④通過改變關(guān)鍵結(jié)點(diǎn)之間的間距，可以改善DICE結(jié)構(gòu)觸發(fā)器的抗單粒子效應(yīng)的能力。但大于一定距離后，抗輻射能力則不再變化。

產(chǎn)生現(xiàn)象①的原因是:隨著工作頻率的增加，SEE對(duì)DICE觸發(fā)器的擾動(dòng)不僅只有SEU，還增加了單粒子瞬態(tài)擾動(dòng)效應(yīng)，錯(cuò)誤的數(shù)據(jù)會(huì)從輸入端存入觸發(fā)器中。隨著頻率的不斷增加，單粒子瞬態(tài)擾動(dòng)效應(yīng)對(duì)電路的影響也會(huì)越來(lái)越嚴(yán)重，最終會(huì)超出單粒子翻轉(zhuǎn)效應(yīng)，成為單粒子效應(yīng)對(duì)電路產(chǎn)生影響的主導(dǎo)因素。

產(chǎn)生現(xiàn)象②的原因是:通過增加結(jié)點(diǎn)的驅(qū)動(dòng)能力，可以抵消一部分單粒子效應(yīng)對(duì)電路的影響，當(dāng)結(jié)點(diǎn)受到擾動(dòng)時(shí)，大的驅(qū)動(dòng)能力會(huì)迅速補(bǔ)償關(guān)鍵結(jié)點(diǎn)受到的擾動(dòng)，降低了結(jié)點(diǎn)翻轉(zhuǎn)的概率，但盲目的增加結(jié)點(diǎn)驅(qū)動(dòng)能力會(huì)給電路帶來(lái)版圖和功耗的問題。所以，在提升電路抗輻照能力的同時(shí)，需要折中考慮電路其他方面的性能。

產(chǎn)生現(xiàn)象③的原因是:隨著電源電壓的降低、工藝的改進(jìn)，關(guān)鍵結(jié)點(diǎn)的電容也隨之降低，結(jié)點(diǎn)存儲(chǔ)的電荷減少，但單粒子脈沖擾動(dòng)產(chǎn)生的擾動(dòng)電荷并沒有減少。所以，單粒子效應(yīng)對(duì)電路的影響會(huì)隨著工藝關(guān)鍵尺寸和電源電壓的減小而增加。

產(chǎn)生現(xiàn)象④的原因是:當(dāng)某結(jié)點(diǎn)發(fā)生單粒子效應(yīng)，其電離的電子-空穴對(duì)有一定概率會(huì)被相鄰結(jié)點(diǎn)收集，對(duì)相鄰結(jié)點(diǎn)的狀態(tài)產(chǎn)生擾動(dòng)，并且如果粒子大角度入射，會(huì)導(dǎo)致電荷分享及單粒子多結(jié)點(diǎn)擾動(dòng)機(jī)制的發(fā)生，從而導(dǎo)致觸發(fā)器抗單粒子效應(yīng)的能力降低。但通過增加關(guān)鍵結(jié)點(diǎn)之間的距離或加入保護(hù)環(huán)則可以降低電荷被相鄰結(jié)點(diǎn)收集的概率，降低電荷分享及單粒子多結(jié)點(diǎn)擾動(dòng)機(jī)制的發(fā)生，從而提高抗單粒子效應(yīng)的能力。

6 結(jié)論

基于0.18μm工藝平臺(tái)，對(duì)DICE觸發(fā)器加固結(jié)構(gòu)進(jìn)行輻照試驗(yàn)，驗(yàn)證SEU對(duì)體硅CMOS工藝器件及電路的影響。通過對(duì)實(shí)驗(yàn)數(shù)據(jù)的分析與總結(jié)，可以得出:在實(shí)際工作中合理考慮各種參數(shù)的大小，可有效地提高DICE結(jié)構(gòu)抗SEE的能力，滿足航空航天應(yīng)用的需求。

［1］趙洪辰，海潮和，韓鄭生，等.一種抗總劑量輻照的NMOSFETs［J］.電子器件，2004，27(4):578-580.

［2］李飛，安海華.0.18 μm NMOS的重離子單粒子瞬態(tài)脈沖的仿真模擬［J］.電子器件，2011，34(5):558-561.

［3］Maru A，Shindou H，Ebihara T，et al.DICE-Based Flip-Flop with SET Pulse Discriminator on a 90 nm Bulk CMOS Process［J］.IEEE Trans on Nucl Sci，2010，57(6):3602-3608.

［4］張英武，袁國(guó)順.一種抗單粒子全加固D觸發(fā)器的設(shè)計(jì)［J］.固體電子學(xué)研究與進(jìn)展，2009，29(3):404-406.

［5］Baze M P，Buchner S P.Attenuation of Single Event Induced Pluses in CMOS Combinational Logic［J］.IEEE Trans on Nucl Sci，1997，44(6):2217-2223.

［6］Ya V，Stenin I，Cherkasov G，et al.Memory-Cell Layout as a Factor in the Single-Event-Upset Susceptibility of Submicron DICE CMOS SRAM［J］.Russian Microelectronics，2011，40(3):170-175.

［7］Tsai C H，Wu M H，Chang C F.Quasi-Planar Bulk CMOS Technology for Improved SRAM Scalability［J］.Solid-State Electronics，2011，65(184):3551-3561.

［8］沈鳴杰，戴忠東，俞軍.一種新型的抗單粒子翻轉(zhuǎn)的D觸發(fā)器［J］.復(fù)旦學(xué)報(bào)(自然科學(xué)版)，2006，4(4):475-479.

［9］Schwank J R，Dodd.Total Ionizing Dose and Single Event Effects Hardness Assurance Qualification Issues for Microelectronics［J］.IEEE Trans on Nucl Sci，2008，55(4):- .

［10］Bhuva B L，Black J D，Massengill L W.RHBD Techniques for Mitigating Effects of Single-Event Hits Using Guard Gates［J］.IEEE Trans on Nucl Sci，2005，52(6):2531-2535.

［11］Favrat P.High-Efficiency CMOS Voltage Doubler［J］.IEEE J of Solid-State Circuits，1998，33(3):410-416.

［12］沈鳴杰.CMOS工藝集成電路抗輻射加固設(shè)計(jì)研究［D］.上海:復(fù)旦大學(xué)，2006.

［13］趙金薇，沈鳴杰，程君俠.改進(jìn)型抗單粒子效應(yīng)D觸發(fā)器［J］.上海:半導(dǎo)體技術(shù)，2007，32(1):26-28.

［14］李鵬，孫永節(jié)，陳建軍，等.基于Muller_C單元和DICE單元的抗輻照D觸發(fā)器設(shè)計(jì)［J］.計(jì)算機(jī)工程與科學(xué)，2012，34(3):35-40.

［15］劉真.標(biāo)準(zhǔn)單元抗單粒子瞬態(tài)效應(yīng)版圖加固技術(shù)與驗(yàn)證方法研究［D］.國(guó)防科學(xué)技術(shù)大學(xué)，2011.

［16］章凌宇，賈宇明，李磊，等.基于DICE結(jié)構(gòu)的抗輻射SRAM設(shè)計(jì)［J］.微電子學(xué)，2011，41(1):107-110.

［17］郭天雷，韓鄭生，海潮和，等.PDSOI靜態(tài)隨機(jī)存儲(chǔ)器的總劑量輻照加固［J］.電子器件，2007，30(3):794-798.