馬利行，王銀海，鄧雪華，駱 紅，譚衛(wèi)東

（南京國(guó)盛電子有限公司，南京 211111）

高阻薄層硅外延材料研制

馬利行，王銀海，鄧雪華，駱 紅，譚衛(wèi)東

（南京國(guó)盛電子有限公司，南京 211111）

根據(jù)絕大多數(shù)分立器件的技術(shù)要求，常規(guī)硅外延層電阻率的數(shù)值會(huì)小于厚度的數(shù)值。介紹了一種外延層電阻率數(shù)值接近甚至大于厚度數(shù)值的高阻薄層硅外延材料的實(shí)用生產(chǎn)技術(shù)，即在PE-2061S桶式外延設(shè)備上，采取特殊的工藝方法，在摻砷（As）襯底上進(jìn)行高阻薄層外延生長(zhǎng)。該工藝通過(guò)控制自摻雜，改善了縱向載流子濃度分布，取得了較好的外延參數(shù)均勻性。

外延；高阻薄層；自摻雜；均勻性

1 引言

集成電路向高集成、淺結(jié)化、高性能方向迅速發(fā)展，對(duì)外延材料的要求越來(lái)越高，高阻薄層外延材料是當(dāng)前一些特種器件的基礎(chǔ)材料。解決外延生長(zhǎng)過(guò)程中自摻雜是工藝制備高阻、薄層外延的基礎(chǔ)。為了減少自摻雜，改善外延層縱向載流子濃度分布，提出了許多方法：如低溫生長(zhǎng)、高溫烘烤、變速生長(zhǎng)及二步外延法[1]。但對(duì)于高阻薄層外延，因外延層較薄，而電阻率相對(duì)又較高，為了形成陡峭的過(guò)渡區(qū)，本文提出了在外延過(guò)程中加入氣相腐蝕的特殊步驟，獲得了理想的結(jié)果。

2 分析

根據(jù)硅外延生長(zhǎng)動(dòng)力學(xué)過(guò)程的模型，氣-固表面復(fù)相化學(xué)反應(yīng)模型如圖1，在接近襯底表面的流體中出現(xiàn)一個(gè)流體速度受到干擾而變化的薄層，而在薄層外的流速不受影響，稱此薄層為邊界層，也叫滯流層[2]。

在外延生長(zhǎng)初期，淀積反應(yīng)物穿過(guò)滯流層并與儲(chǔ)存在滯流層中的雜質(zhì)結(jié)合向襯底表面遷移，然后在襯底表面發(fā)生化學(xué)反應(yīng)實(shí)現(xiàn)晶體生長(zhǎng)。因升溫、烘烤階段在滯流層中儲(chǔ)存了近80%的蒸發(fā)雜質(zhì)[3]，所以在外延生長(zhǎng)的初期，自摻雜的影響最大。為了清除滯流層中儲(chǔ)存的雜質(zhì)，根據(jù)滯流層的經(jīng)驗(yàn)公式，滯流層厚度與流速平方根成反比，所以加大氣流的流速可以使滯流層減??；另一方面，從二步本征外延的中間過(guò)程，插入氯化氫（HCl）氣相腐蝕步驟，破壞滯流層，并結(jié)合大流量吹掃過(guò)程，有效降低了滯流層中的雜質(zhì)濃度，生長(zhǎng)出的外延層過(guò)渡區(qū)明顯變窄，外延參數(shù)均勻性滿足器件要求。

圖1 氣-固表面復(fù)相化學(xué)反應(yīng)氣流示意圖

3 實(shí)驗(yàn)過(guò)程

圖2 外延工藝流程示意圖

根據(jù)外延工藝流程如圖2，選用電阻率為0.002～0.004 Ω·cm的重?fù)缴椋ˋs）拋光片，硅片背面為600 nm的二氧化硅（SiO2），抑制背面雜質(zhì)的蒸發(fā)；氣相拋光（氣腐）改善表面質(zhì)量，減少外延過(guò)程中的缺陷；高溫烘烤使硅襯底表面附近形成一雜質(zhì)耗盡層，減少表面雜質(zhì)的逸出速度；一次本征生長(zhǎng)0.5 μm，覆蓋硅片表面，阻止硅片表面的雜質(zhì)揮發(fā)，同時(shí)包住了基座，減少了系統(tǒng)的雜質(zhì)；通入少量氯化氫（HCl），破壞表面滯流層，同時(shí)結(jié)合大流量H2的吹掃，有效降低了滯流層中的雜質(zhì)濃度，再進(jìn)行二次本征生長(zhǎng)及摻雜外延生長(zhǎng)，從而獲得了陡峭的過(guò)渡區(qū)和電阻率均勻性良好的外延層。

4 實(shí)驗(yàn)結(jié)果和討論

選取相同摻砷（As）＜111﹥襯底，在同一外延設(shè)備上進(jìn)行常規(guī)工藝（工藝A）與在常規(guī)工藝的基礎(chǔ)上加入通氯化氫（HCl）步驟的工藝（工藝B），進(jìn)行外延比較，并對(duì)這兩種方法生產(chǎn)的外延片進(jìn)行電阻率、厚度及擴(kuò)展電阻測(cè)試。

采用PE-2061S桶式外延爐如圖3，其特點(diǎn)是產(chǎn)量大，分上、中、下三層，并有8～10面。

圖3 PE-2061桶式外延爐結(jié)構(gòu)示意圖

對(duì)工藝A和工藝B外延片進(jìn)行電阻率、厚度均勻性測(cè)試。外延層電阻率采用SSM-CV495測(cè)試，外延層厚度采用QS2200測(cè)試，均勻性測(cè)試點(diǎn)為中心點(diǎn)和上下左右邊距6 mm，計(jì)算公式為(Max-Min)/ (Max+Min)×100%，測(cè)試結(jié)果如表1。

表1 工藝A外延層厚度、電阻率均勻性

表2 工藝B外延層厚度、電阻率均勻性

通過(guò)表1與表2的數(shù)據(jù)比較，可以看出外延厚度均勻性基本保持一致，而電阻率均勻性從30%降低到4%，改善明顯。說(shuō)明工藝A在外延過(guò)程中自摻雜現(xiàn)象較嚴(yán)重，通過(guò)高溫烘烤、一次本征生長(zhǎng)尚不足以消除自摻雜的影響，外延參數(shù)均勻性無(wú)法滿足器件要求；而工藝B通過(guò)在生長(zhǎng)過(guò)程中增加氯化氫（HCl）氣腐步驟，破壞了表面滯流層，有效降低了滯流層中的雜質(zhì)濃度，從而獲得了良好的外延層濃度分布，電阻率均勻性滿足客戶要求。

采用SSM2000擴(kuò)展電阻測(cè)試儀，測(cè)得工藝A和工藝B外延片的縱向載流子濃度分布曲線（SRP）如圖4所示，工藝B的SRP曲線明顯優(yōu)于工藝A。

圖4 工藝A、B外延層縱向載流子濃度分布

5 結(jié)束語(yǔ)

本工藝采取二次本征外延過(guò)程中通入氯化氫（HCl）的技術(shù)方案，在重?fù)缴椋ˋs）襯底上實(shí)現(xiàn)了高阻薄層外延的生產(chǎn)方法，控制了自摻雜，改善了過(guò)渡區(qū)，獲得了良好的電阻率均勻性。

[1] Ishii T,Takahahi K,Kondo A,et al. J Electrochem Soc,1975, 122(11):1 523.

[2] Hammond M L. Silicon Epitaxy, Solid State Technol[M]. 1978, 21: 68.

[3] 朱麗娜，閔靖. 硅外延中的雜質(zhì)控制[J]. 上海有色金屬，2003, 24(1).

作者簡(jiǎn)介：

王征宇（1976—），女，河南汝南人，高級(jí)工程師，現(xiàn)在中國(guó)電子科技集團(tuán)公司第58研究所從事集成電路測(cè)試工作。

A Research on Silicon Epitaxial Material with High Resistivity Thin Thickness

MA Lixing, WANG Yinhai, DENG Xuehua, LUO Hong, TAN Weidong
（Nanjing Guosheng Electronic CO.,LTD.Nanjing211111,China）

According to the technical requirements of the vast majority of discrete devices, the resistivity of conventional silicon epitaxial layer is lower than the value of the thickness. The paper introduces the practical production technology of a kind of high resistance thin thickness silicon epitaxial material whose resistivity value is close to or even higher than the thickness, namely high resistance thin thickness silicon epitaxial growth on the substrate doped. As with the special process method on the PE-2061s barrel type equipment. Through controlling the auto-doping，the process improves the vertical distribution of carriers concentration and obtains better uniformity of epitaxial parameters.

epitaxial; high resistance thin thickness; auto-doping; uniformity

TN304.054

A

1681-1070（2014）08-0039-03

馬利行（1966—），男，江蘇蘇州人，畢業(yè)于無(wú)錫無(wú)線電工業(yè)學(xué)校，工程師，現(xiàn)主要從事硅外延技術(shù)及半導(dǎo)體材料的研制工作。

2014-06-23