江 衛(wèi)，鄭 艷，徐夢(mèng)茗，謝永春

(中國(guó)電子科技集團(tuán)公司第三十研究所，四川成都610041)

0 引言

隨著空間技術(shù)的發(fā)展，世界各國(guó)對(duì)太空領(lǐng)域的爭(zhēng)奪愈演愈烈，我國(guó)各種衛(wèi)星、深空探測(cè)器等不斷的發(fā)射成功，標(biāo)志著我國(guó)進(jìn)入了空間領(lǐng)域的大國(guó)。隨著空間通信技術(shù)的不斷發(fā)展，空間飛行器不斷的增加，對(duì)空間通信系統(tǒng)的信號(hào)處理要求越來(lái)越高，各種業(yè)務(wù)信息、載荷數(shù)據(jù)以無(wú)線電方式進(jìn)行著天地互通;越來(lái)越多的信息處理設(shè)備需要有邏輯功能可重構(gòu)、參數(shù)可更換、運(yùn)行代碼可升級(jí)的特點(diǎn)，因此設(shè)計(jì)一種具有可重構(gòu)的，能抗空間輻射的信息處理硬件平臺(tái)對(duì)空間通信技術(shù)的發(fā)展具有非常積極的意義。

目前商用領(lǐng)域信息處理的硬件平臺(tái)廣泛采用的是大規(guī)模集成電路和高性能數(shù)字信號(hào)處理器，由于該類元器件大量采用片上SRAM，受空間高能粒子影響發(fā)生單粒子翻轉(zhuǎn)(SEU，Single Event Up set)的概率大大提高，嚴(yán)重影響器件的正常功能，限制了這類元器件在空間環(huán)境中的應(yīng)用，制約著我國(guó)空間通信技術(shù)的發(fā)展。文中結(jié)合商用可重構(gòu)硬件平臺(tái)的特點(diǎn)，在此基礎(chǔ)上提出了一種基于DSP+FPGA架構(gòu)的空間可重構(gòu)信息處理硬件平臺(tái)，可適用于空間飛行器信息處理設(shè)備的設(shè)計(jì)，并對(duì)其中的硬件功能重構(gòu)、軟件代碼更換以及單粒子效應(yīng)防護(hù)等關(guān)鍵技術(shù)進(jìn)行了研究。

1 設(shè)計(jì)需求

隨著通信技術(shù)的發(fā)展，大多數(shù)信號(hào)處理設(shè)備的硬件設(shè)計(jì)都具有高速的信號(hào)處理能力，運(yùn)行代碼可升級(jí)，算法參數(shù)可更換，功能可重構(gòu)等特點(diǎn);例如用于數(shù)據(jù)保護(hù)的信息安全防護(hù)設(shè)備，對(duì)涉及國(guó)家安全、軍事信息、外交及商業(yè)機(jī)密的無(wú)線通信系統(tǒng)，提供安全防護(hù)［1］。在常規(guī)的星載電子設(shè)備中，為了防止空間中的輻射效應(yīng)，選用的器件都是型號(hào)較老的反熔絲器件，數(shù)據(jù)一般都是固化在PROM里面，而對(duì)于某些信息處理來(lái)說(shuō)，其中的算法、保護(hù)參數(shù)等都是具有生命周期的，在使用一段時(shí)期后，應(yīng)該根據(jù)設(shè)計(jì)的生命周期進(jìn)行相應(yīng)的更換，固化的存儲(chǔ)器、低速的處理器等電子器件顯然不合適作為信息處理的硬件平臺(tái)。DSP+FPGA的硬件架構(gòu)最大優(yōu)點(diǎn)是結(jié)構(gòu)靈活，有較強(qiáng)的通用性，適合于模塊化設(shè)計(jì)，能提高算法效率，系統(tǒng)容易擴(kuò)展，非常適合做信息處理的硬件平臺(tái)。這種硬件架構(gòu)如果能有效規(guī)避空間輻射導(dǎo)致的故障，就可應(yīng)用于設(shè)計(jì)空間飛行器的信息處理平臺(tái)。

空間輻射效應(yīng)主要包括總劑量效應(yīng)、單粒子翻轉(zhuǎn)、單粒子閂鎖、單粒子功能中斷、單粒子瞬時(shí)效應(yīng)、單粒子燒毀等。DSP處理器具有高速度、低功耗的優(yōu)勢(shì)，一般采用CMOS工藝制造，內(nèi)部主要由存儲(chǔ)器、寄存器、地址程序譯碼單元和乘加單元組成;對(duì)DSP處理器來(lái)說(shuō)容易受到單粒子翻轉(zhuǎn)和單粒子功能中斷的影響，這些輻射效應(yīng)有可能引起DSP器件中某一個(gè)功能部件的失效，甚至導(dǎo)致整個(gè)DSP處理器無(wú)法正常的工作;對(duì)SRAM型FPGA器件來(lái)說(shuō)，空間輻射效益危害較大的是單粒子效應(yīng);國(guó)外發(fā)射的39顆同步衛(wèi)星資料異常情況統(tǒng)計(jì)顯示:衛(wèi)星異常狀態(tài)記錄中的71%是由空間輻射效應(yīng)引起的，而單粒子效應(yīng)故障占這類故障的55%［2］。高能粒子可導(dǎo)致配置存儲(chǔ)器和塊存儲(chǔ)器中數(shù)據(jù)發(fā)生翻轉(zhuǎn)，F(xiàn)PGA器件的控制寄存器、觸發(fā)器和分布式RAM等也有可能發(fā)生單粒子翻轉(zhuǎn);如果翻轉(zhuǎn)發(fā)生在邏輯功能區(qū)，可能導(dǎo)致設(shè)備的功能中斷;如果翻轉(zhuǎn)發(fā)生在RAM單元，可能導(dǎo)致數(shù)據(jù)錯(cuò)誤或者丟失［3］。SRAM型FPGA需通過(guò)配置存儲(chǔ)器進(jìn)行加載，因此配置存儲(chǔ)器中的數(shù)據(jù)控制著FPGA器件各組件的連接關(guān)系和邏輯功能，一旦發(fā)生單粒子效應(yīng)就有可能破壞FPGA器件實(shí)現(xiàn)的功能，配置區(qū)域出錯(cuò)導(dǎo)致的功能錯(cuò)誤不可預(yù)估，且可能會(huì)持續(xù)擴(kuò)散，直到重新配置該器件功能才可恢復(fù)正常。因此，這種數(shù)據(jù)打翻被認(rèn)為是FPGA中最突出的單粒子效應(yīng)。隨著微電子技術(shù)的發(fā)展，基于SRAM型FPGA和高性能DSP器件的晶體管工藝尺寸越來(lái)越小，密度越來(lái)越高、內(nèi)核工作電壓的降低和工作頻率的大幅度提高，意味著電子設(shè)備的功耗更低、體積更小和重量更輕，這些特征都是空間飛行器電子設(shè)備所需要的。但電壓降低和晶體管密度的增加，意味著器件更容易受到單粒子效應(yīng)的影響，空間飛行器信息處理設(shè)備因單粒子翻轉(zhuǎn)發(fā)生故障的情況會(huì)進(jìn)一步增加，因此，使DSP+FPGA架構(gòu)的硬件平臺(tái)具有較好的抗單粒子效應(yīng)的能力是其在空間飛行器信息處理設(shè)備中應(yīng)用的關(guān)鍵技術(shù)。

基于SRAM型FPGA的動(dòng)態(tài)加載技術(shù)為空間飛行器信息處理的可重構(gòu)提供了基礎(chǔ)，在本硬件架構(gòu)的設(shè)計(jì)中，采用高可靠器件對(duì)SRAM型FPGA和DSP器件的單粒子效應(yīng)進(jìn)行監(jiān)控，采用動(dòng)態(tài)重構(gòu)技術(shù)修復(fù)單粒子效應(yīng)引起的器件故障，使高性能的SRAM部件可以在空間飛行器電子設(shè)備中得到運(yùn)用。采用該架構(gòu)的硬件平臺(tái)運(yùn)用于空間信息處理，既滿足了算法要求運(yùn)行速度高，關(guān)鍵參數(shù)可更換的需求，又符合空間飛行器電子設(shè)備應(yīng)具備抗空間輻射的要求。

2 硬件平臺(tái)的實(shí)現(xiàn)

2.1 硬件架構(gòu)設(shè)計(jì)

空間飛行器信號(hào)處理設(shè)備的硬件在傳統(tǒng)DSP+FPGA架構(gòu)上，增加了反熔絲FPGA器件作為監(jiān)測(cè)和邏輯譯碼單元。硬件架構(gòu)如圖1所示，該硬件架構(gòu)中主要對(duì)設(shè)備的處理器等部分的抗輻射和可重構(gòu)進(jìn)行了考慮，由于信息防護(hù)設(shè)備形態(tài)各異，與系統(tǒng)設(shè)備接口各不相同，關(guān)于通信接口不作具體描述。該設(shè)計(jì)采用高可靠等級(jí)的器件實(shí)現(xiàn)整個(gè)硬件電路的狀態(tài)穩(wěn)定，其中ROM單元和MLU(Monitor＆Logic element Unit)采用一次性燒寫(xiě)的反熔絲器件作為可靠性設(shè)計(jì)中高可靠部件，再結(jié)合FPGA的動(dòng)態(tài)配置能力和DSP運(yùn)行代碼的二次BOOT功能，實(shí)現(xiàn)抗空間輻射中的單粒子翻轉(zhuǎn)。

圖1 硬件架構(gòu)示意Fig.1 Schematic diagram of the hardware architecture

在該架構(gòu)中，MLU單元采用高可靠抗輻射的大規(guī)模集成電路實(shí)現(xiàn)，一般選用較多的是Actel公司的高可靠等級(jí)的反熔絲型的FPGA器件。MLU單元主要用于監(jiān)測(cè)FPGA和DSP的運(yùn)行狀態(tài)并進(jìn)行電路的邏輯譯碼，在MLU內(nèi)部實(shí)現(xiàn)FPGA配置區(qū)回讀功能、DSP器件的譯碼及看門狗功能等。通過(guò)FPGA回讀功能可以發(fā)現(xiàn)FPGA內(nèi)部配置區(qū)的功能塊是否被打翻，如果打翻，可重新進(jìn)行FPGA的配置，修復(fù)單粒子翻轉(zhuǎn)導(dǎo)致的故障;高速數(shù)字信號(hào)處理器DSP芯片一般選用的是TI公司TMS320系列，該系列DSP芯片沒(méi)有進(jìn)行抗輻射加固處理，因此容易受到空間輻射的影響;該架構(gòu)中，當(dāng)DSP發(fā)生嚴(yán)重錯(cuò)誤后，可通過(guò)MLU的看門狗復(fù)位及譯碼控制，重新引導(dǎo)ROM中的程序到DSP中運(yùn)行。

2.2 DSP 電路設(shè)計(jì)

DSP芯片一般都是CMOS工藝器件，空間輻射的總劑量效應(yīng)會(huì)對(duì)CMOS器件的PN結(jié)電路閾值電壓和靜態(tài)漏極電流造成影響，嚴(yán)重時(shí)會(huì)導(dǎo)致DSP功能的失效，但隨著元器件升級(jí)和制造工藝的發(fā)展，處理器內(nèi)核電壓的降低、工藝水平的提高，器件的輻射總劑量承受能力會(huì)越來(lái)越高。因此對(duì)采用先進(jìn)工藝的高性能DSP來(lái)講，總劑量效應(yīng)對(duì)元器件影響正逐漸降低。單粒子翻轉(zhuǎn)、單粒子功能中斷對(duì)DSP的影響主要是引起程序的“跑飛”或者“死機(jī)”，邏輯功能紊亂和模塊間數(shù)據(jù)通信的異常等問(wèn)題。對(duì)于這些問(wèn)題，通過(guò)抗輻射容錯(cuò)、檢錯(cuò)方法、以及高可靠器件實(shí)現(xiàn)的外部監(jiān)控對(duì)處于錯(cuò)誤狀態(tài)的DSP進(jìn)行重新加載等措施來(lái)解決。

考慮到要進(jìn)行參數(shù)更換，代碼升級(jí)，因此該設(shè)計(jì)中，DSP程序分兩種芯片存放，一種是不可更換的ROM，另一種是可更換內(nèi)容的 FLASH存儲(chǔ)器。ROM用于存放最基礎(chǔ)的程序，主要用于對(duì)FLASH程序的校驗(yàn)、加載，以及通過(guò)注入接口人工注入代碼等;程序FLASH中存儲(chǔ)DSP的運(yùn)行代碼，該程序?yàn)榭臻g飛行器信息處理設(shè)備的業(yè)務(wù)處理程序，具有周期性自檢，外部存儲(chǔ)區(qū)校驗(yàn)、SRAM型FPGA配置加載、FPGA實(shí)現(xiàn)的算法校驗(yàn)等功能，當(dāng)發(fā)現(xiàn)數(shù)據(jù)區(qū)校驗(yàn)結(jié)果有問(wèn)題時(shí)，重新刷新數(shù)據(jù)區(qū)域。DSP程序的自舉流程如圖2所示。

DSP芯片的BOOT過(guò)程是把程序數(shù)據(jù)導(dǎo)入內(nèi)部RAM空間，然后運(yùn)行業(yè)務(wù)程序，雖然RAM單元易受到高能粒子的影響而打翻，但可以充分利用其具有快速加載更改的特性，重新加載或更改出錯(cuò)單元來(lái)實(shí)現(xiàn)抗單粒子干擾。在上電加載過(guò)程中，首先進(jìn)行第一次加載，該加載后的程序要設(shè)計(jì)得相對(duì)完善，因?yàn)楣袒?，不可再更改，在該程序中，具有注入接收處理程序，用于通過(guò)注入器注入二次加載運(yùn)行的代碼，以實(shí)現(xiàn)代碼的更新，且存儲(chǔ)代碼以三模冗余的方式存儲(chǔ);如果無(wú)需注入，再進(jìn)行第二次加載，在FLASH芯片的存儲(chǔ)單元中選擇校驗(yàn)正確的代碼，進(jìn)行加載，加載成功后，代碼跳轉(zhuǎn)到正常的業(yè)務(wù)處理入口處，開(kāi)始執(zhí)行程序。在業(yè)務(wù)處理中，必須有周期檢驗(yàn)功能，隨時(shí)校驗(yàn)RAM中的程序區(qū)代碼有否打翻，如果有，則重新改寫(xiě)為正確的數(shù)據(jù);數(shù)據(jù)區(qū)中的關(guān)鍵數(shù)據(jù)處理則進(jìn)行三模冗余處理，通過(guò)以上處理方式，可大大增加抗單粒子翻轉(zhuǎn)的能力。如果剛好導(dǎo)致當(dāng)前運(yùn)行程序出錯(cuò)，使自檢失效、程序紊亂，則通過(guò)MLU單元中的監(jiān)控電路，重新配置FPGA或者加載自身DSP運(yùn)行程序，以實(shí)現(xiàn)單粒子翻轉(zhuǎn)導(dǎo)致的功能部件出錯(cuò)。

圖2 DSP上電加載流程Fig.2 Boot load flow chart

2.3 FPGA硬件設(shè)計(jì)

在該硬件架構(gòu)中，有兩類FPGA芯片，用于監(jiān)控和邏輯譯碼的MLU單元采用反熔絲型FPGA實(shí)現(xiàn)，用于算法實(shí)現(xiàn)和數(shù)據(jù)業(yè)務(wù)處理功能的FPGA采用Xilinx公司的SRAM型FPGA實(shí)現(xiàn)，抗輻射設(shè)計(jì)主要是對(duì)SRAM型FPGA而言。SRAM在空間輻射環(huán)境中工作易受單粒子翻轉(zhuǎn)的影響，帶電功能粒子投射到FPGA器件的敏感區(qū)域通常會(huì)導(dǎo)致FPGA中的存儲(chǔ)單元內(nèi)容發(fā)生翻轉(zhuǎn)，可能帶來(lái)程序執(zhí)行序列出錯(cuò)、計(jì)算結(jié)果出錯(cuò)等后果，嚴(yán)重情況下可導(dǎo)致系統(tǒng)崩潰。發(fā)生錯(cuò)誤后，可通過(guò)后端的SEU恢復(fù)，如錯(cuò)誤檢測(cè)和糾正編碼(EDAC)，以及Xilinx公司提出的刷新(Scrubbing)、回讀檢測(cè)等［4］方法進(jìn)行恢復(fù)。

(1)FPGA的動(dòng)態(tài)重構(gòu)

SRAM型FPGA不僅具有可重編程能力，且處理速度快、集成度高。通過(guò)處理器或配置存儲(chǔ)器將配置數(shù)據(jù)寫(xiě)入片內(nèi)SRAM中，完成配置后，F(xiàn)PGA器件進(jìn)入工作狀態(tài);器件掉電則配置數(shù)據(jù)丟失，F(xiàn)PGA內(nèi)部邏輯功能和連接關(guān)系隨之消失。這種SRAM型FPGA器件的邏輯功能隨配置文件的變化而改變，非常適合信息處理的算法實(shí)現(xiàn)、定期參數(shù)更換等特點(diǎn)需求。這種可重構(gòu)的特點(diǎn)為用戶提供了很大的靈活性，使得在軌編程成為可能。硬件原理示意圖如圖3所示。

圖3 FPGA動(dòng)態(tài)重構(gòu)電路示意Fig.3 Schematic diagram of FPGA reconfigurable circuit

SRAM型FPGA的配置通過(guò)MLU單元完成，F(xiàn)LASH存儲(chǔ)器中存儲(chǔ) FPGA的配置代碼，且該FLASH芯片的內(nèi)容可通過(guò)DSP進(jìn)行讀寫(xiě)，就可以離線或在線的方式更換FLASH存儲(chǔ)器中存儲(chǔ)的FPGA的配置文件內(nèi)容，實(shí)現(xiàn)FPGA的邏輯功能的動(dòng)態(tài)重構(gòu)。在MLU中實(shí)現(xiàn)DSP和FLASH以及FPGA配置線的邏輯譯碼，以及配置引腳的控制，對(duì)SRAM型FPGA的配置就可由DSP主動(dòng)發(fā)起，刷新FPGA的內(nèi)容，或加載不同邏輯功能的配置文件，實(shí)現(xiàn)FPGA功能的恢復(fù)或重構(gòu);當(dāng)SRAM型FPGA內(nèi)容被打翻時(shí)，就可通過(guò)動(dòng)態(tài)重構(gòu)功能刷新配置區(qū)，糾正因空間輻射導(dǎo)致的邏輯功能錯(cuò)亂。在進(jìn)行FPGA動(dòng)態(tài)重構(gòu)的時(shí)候，可以采用局部重構(gòu)或者是全局重構(gòu)，局部重構(gòu)這種方法能夠在系統(tǒng)運(yùn)行的狀態(tài)下，對(duì)FPGA器件其中某些模塊進(jìn)行修改和更換。相對(duì)于全局重構(gòu)來(lái)講，局部重構(gòu)的優(yōu)勢(shì)是對(duì)部分模塊進(jìn)行修改或更換，不干擾整個(gè)系統(tǒng)的運(yùn)行，由于只修改部分模塊，需要地面上傳的配置數(shù)據(jù)也比較少。

(2)FPGA回讀電路

回讀電路的設(shè)計(jì)主要解決空間單粒子導(dǎo)致FPGA的配置區(qū)出錯(cuò)。當(dāng)單粒子引起配置區(qū)數(shù)據(jù)翻轉(zhuǎn)的時(shí)候會(huì)導(dǎo)致邏輯功能出錯(cuò)甚至系統(tǒng)崩潰;通過(guò)回讀校驗(yàn)以及動(dòng)態(tài)重構(gòu)技術(shù)可以修復(fù)單粒子翻轉(zhuǎn)造成的FPGA配置區(qū)錯(cuò)誤。Xilinx公司的FPGA芯片可通過(guò)SelectMAP模式將配置區(qū)的內(nèi)容進(jìn)行回讀校驗(yàn)，并動(dòng)態(tài)刷新。為防止上電加載的配置數(shù)據(jù)受到單粒子翻轉(zhuǎn)的影響，通常該存儲(chǔ)器采用抗單粒子翻轉(zhuǎn)的PROM存儲(chǔ)器，但為了滿足空間飛行器信息處理所需的參數(shù)可更換，代碼可更新的特點(diǎn)，因此采用的是FLASH存儲(chǔ)器，其中對(duì)數(shù)據(jù)進(jìn)行三模冗余存儲(chǔ)。如圖3中左側(cè)的FLASH存儲(chǔ)器中存儲(chǔ)著原始的配置數(shù)據(jù)，中間的MLU單元實(shí)現(xiàn)對(duì)SRAM型FPGA的回讀及配置控制，通過(guò)配置端口對(duì)目標(biāo)FPGA配置區(qū)域的數(shù)據(jù)進(jìn)行刷新。

這種硬件架構(gòu)具有很好的靈活性，可通過(guò)DSP或者M(jìn)LU單元實(shí)現(xiàn)對(duì)目標(biāo)FPGA的回讀功能，回讀配置區(qū)域中的數(shù)據(jù)，然后將回讀的數(shù)據(jù)與外部FLASH存儲(chǔ)器中保存的配置數(shù)據(jù)進(jìn)行比較，如果檢測(cè)出回讀數(shù)據(jù)有錯(cuò)，則對(duì)出錯(cuò)部分的配置數(shù)據(jù)進(jìn)行刷新，修復(fù)因單粒子效應(yīng)導(dǎo)致的配置數(shù)據(jù)出錯(cuò)。對(duì)判斷回讀數(shù)據(jù)是否出錯(cuò)的檢驗(yàn)方法通常有兩種:一種是將回讀的配置數(shù)據(jù)與原始數(shù)據(jù)進(jìn)行比較，另一種是采用類似CRC糾檢錯(cuò)編碼;通過(guò)對(duì)回讀數(shù)據(jù)的檢錯(cuò)并刷新，能夠準(zhǔn)確地發(fā)現(xiàn)并修復(fù)FPGA器件發(fā)生的單粒子翻轉(zhuǎn)錯(cuò)誤。

(3)軟件邏輯設(shè)計(jì)

在進(jìn)行FPGA的軟件功能實(shí)現(xiàn)時(shí)，也應(yīng)充分考慮抗單粒子翻轉(zhuǎn)。通過(guò)前面的方法，可以有效的防止配置區(qū)發(fā)生出錯(cuò)的情況，但是在FPGA中，還有很多的寄存器、分布式RAM和塊RAM等等，這些里面存儲(chǔ)的數(shù)據(jù)是根據(jù)輸入或邏輯條件變化而變化的，通過(guò)回讀電路無(wú)法檢測(cè)有錯(cuò)誤的發(fā)生。因此，在FPGA邏輯功能的實(shí)現(xiàn)時(shí)，要通過(guò)一些傳統(tǒng)的手段，規(guī)避發(fā)生單粒子翻轉(zhuǎn)，比如進(jìn)行三模冗余設(shè)計(jì)，需實(shí)現(xiàn)三個(gè)相同功能的模塊進(jìn)行三選二的表決。若有一個(gè)模塊發(fā)生單粒子故障，另兩個(gè)模塊工作正常，從而通過(guò)三取二的方式，保持最后輸出結(jié)果的正確性。三模冗余方法消耗的資源較多，因此該方法需根據(jù)資源利用的實(shí)際情況進(jìn)行選擇。在星載FPGA中，空間環(huán)境輻射產(chǎn)生的存儲(chǔ)單元SEU效應(yīng)就相當(dāng)于某種干擾和噪聲對(duì)通信信道的影響［5］，在本硬件架構(gòu)中，對(duì)于實(shí)現(xiàn)較復(fù)雜的算法，較大的靜態(tài)參數(shù)表等，則可以通過(guò)DSP處理器周期性進(jìn)行檢測(cè)，周期性刷新參數(shù)表;通過(guò)發(fā)送樣本數(shù)據(jù)，檢查算法輸出的結(jié)果是否一致、檢測(cè)算法本身運(yùn)行結(jié)果是否出錯(cuò)。通過(guò)以上手段，可有效規(guī)避SRAM型FPGA遭受SEU效應(yīng)的影響。

3 結(jié)語(yǔ)

該硬件架構(gòu)設(shè)計(jì)既具有低功耗、高速度的優(yōu)勢(shì)，又具有FPGA的邏輯功能可重構(gòu)和DSP運(yùn)行代碼可在線更新的能力;通過(guò)該功能能夠?qū)崿F(xiàn)空間飛行器電子系統(tǒng)的在軌升級(jí)以及功能更改，適應(yīng)了某些信息處理設(shè)備需算法或參數(shù)周期性更換的特點(diǎn)。且可以充分利用天地互通信道對(duì)在軌平臺(tái)進(jìn)行持續(xù)的技術(shù)更新，減少空間飛行器的研發(fā)與發(fā)射，從而節(jié)約成本。值得注意的是，F(xiàn)PGA重新完全配置和DSP重新自舉期間，設(shè)備處于非工作狀態(tài)，在進(jìn)行應(yīng)用考慮時(shí)，應(yīng)注意規(guī)避該情況的風(fēng)險(xiǎn)。文中的硬件設(shè)計(jì)能達(dá)到較好的抗SEU效果，為航天電子產(chǎn)品抗單粒子翻轉(zhuǎn)設(shè)計(jì)提供了一種解決方案。

［1］劉在爽，王堅(jiān)，孫瑞，等.無(wú)線通信物理層安全技術(shù)綜述［J］.通信技術(shù)，2014，47(02):128 －135.LIU Zai－ shuang，WANG Jian，SUN Rui，etc.Review on Physical－Layer Security Techniques of Wireless Communications ［J］.Communications Technology，2014，47(02):128－135.

［2］王長(zhǎng)河.單粒子效應(yīng)對(duì)衛(wèi)星空間運(yùn)行可靠性影響［J］.半導(dǎo)體情報(bào)，1998，35(03):1 －8.WANG Chang－h(huán)e.The Single Particle Effect on the Reliability of Satellite Spatial Effect［J］.ConductorIntelligence，1998，35(03):1－8.

［3］邢克飛，楊俊，王躍科，等.Xilinx SRAM型FPGA抗輻射設(shè)計(jì)技術(shù)研究［J］.宇航學(xué)報(bào)，2007，28(01):123－129.XING Ke－fei，YANG Jun，WANG Yue－ke，etc.Study on The Anti－Radiation Technique for Xilinx SRAM －based FPGA［J］.Journal of Astronautics，2007，28(01):123－129.

［4］徐斌，王貞松，陳冰冰，等.適用于空間環(huán)境下的FPGA容錯(cuò)與重構(gòu)體系［J］.計(jì)算機(jī)工程，2007，33(03):231－233.XUN Bin，WANG Zhen － song，CHEN Bing－ bing，etc.FPGA Fault Tolerance and Reconstruction System of Suitable for Space Environment［J］.Computer Engineering，2007，33(03):231－233.

［5］熊劍平，賈惠波，尤政.微小衛(wèi)星數(shù)據(jù)存儲(chǔ)器單粒子作用的檢測(cè)及糾錯(cuò)［J］.中國(guó)空間科學(xué)技術(shù)，2000(06):50－55.XIONG Jian－ ping，JIA Hui－ bo，YOU Zheng.Detection and Correction Micro Satellite Data Memory Single Particle Effect［J］.China Space Science and Technology，2000(06):50－55.