周俊山

摘 要 介紹DDS的基本工作原理和信號(hào)發(fā)生器的發(fā)展歷程，在此基礎(chǔ)上系統(tǒng)闡述一種四通道DDS信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)方法。

關(guān)鍵詞 DDS；FPGA；信號(hào)發(fā)生器

中圖分類號(hào)：TN741 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1671-7597（2014）09-0038-01

1 DDS的基本原理

DDS又稱直接數(shù)字頻率合成技術(shù)，它是由美國(guó)人奈斯特提出來(lái)的，基于奈斯特抽樣定理和數(shù)字波形合成原理之上發(fā)展起來(lái)的一種數(shù)字化的比較新穎的合成技術(shù)?；谶@個(gè)定理之上，我們可以檢測(cè)到一個(gè)長(zhǎng)為一個(gè)周期的并且連續(xù)的正弦波信號(hào)；再根據(jù)這個(gè)正弦波的相位軸的一個(gè)方向值還有它的相位間隔值對(duì)它進(jìn)行相位幅度采樣的處理，經(jīng)過(guò)這一系類的處理就可以得到正弦波信號(hào)的離散相位的幅度序列，最后得到這個(gè)序列可以對(duì)它進(jìn)行二進(jìn)制編碼。這種程序的操作可以使得一個(gè)周期的正弦信號(hào)轉(zhuǎn)變成離散的二進(jìn)制序列。接著，就可以把它儲(chǔ)存到設(shè)置為只讀的只讀器當(dāng)中。而要想找到程序中的相位的地址可以直接去找存儲(chǔ)單元的地址，這兩個(gè)是一樣的數(shù)值。而存儲(chǔ)單元當(dāng)中的一些內(nèi)容性的東西，可以去看正弦波的幅度值（量化后的）。上面所提到的只讀存儲(chǔ)器和一個(gè)相對(duì)應(yīng)的正弦函數(shù)組成了一個(gè)查找表。

2 信號(hào)發(fā)生器發(fā)展歷程

信號(hào)發(fā)生器顧名思義是一種電子儀器，具有高精度、高穩(wěn)定性和可重復(fù)性。它有許多性能和優(yōu)點(diǎn)，比如：它可以產(chǎn)生大量的信號(hào)，一般是標(biāo)準(zhǔn)信號(hào)和用戶定義信號(hào)；它具有高精度性、高穩(wěn)定性和簡(jiǎn)易操作的性能特點(diǎn)。在20世紀(jì)70年代之前，信號(hào)發(fā)生應(yīng)用的較少，主要是兩種形式：正弦波和脈沖波。而現(xiàn)在我們普遍用的發(fā)生器（函數(shù)發(fā)生器）是兩者間的產(chǎn)物，它能提供多種常見(jiàn)波形，例如：正弦波、余弦波、上弦波、等等。而其他比較復(fù)雜的波形，需要比較先進(jìn)的復(fù)雜的儀器方法來(lái)實(shí)現(xiàn)。在當(dāng)前這個(gè)時(shí)期里，波形發(fā)生器還不完善，需要采用模擬電子技術(shù)，而模擬器件的相對(duì)較大、價(jià)格昂貴、功能大，而在這些條件下要產(chǎn)生較為復(fù)雜的波形，所以模擬器的電路結(jié)構(gòu)也較之復(fù)雜。它的復(fù)雜結(jié)構(gòu)主要是兩點(diǎn)：1）需要調(diào)節(jié)電位器來(lái)實(shí)現(xiàn)對(duì)輸出頻率的調(diào)節(jié)，這樣的作法無(wú)法將頻率調(diào)到固定值；2）它的脈沖所占據(jù)的空間不能調(diào)節(jié)。在70年代之后的一段時(shí)間內(nèi)，微處理器出現(xiàn)在實(shí)際應(yīng)用中，微處理器可以使波形發(fā)生器的功能得到改善，產(chǎn)生與之前比較為復(fù)雜的波形。但是這樣產(chǎn)生的波形對(duì)于科技需要來(lái)說(shuō)還是簡(jiǎn)單的，以軟件為主，采用微處理器對(duì)DAC用以程序性的控制。20世紀(jì)90年代末，函數(shù)發(fā)生器出現(xiàn)在這個(gè)領(lǐng)域，性能較高，價(jià)格也較高。后來(lái)推出型號(hào)為HP770S的信號(hào)模擬裝置系統(tǒng)，由于組成他的軟件比較昂貴，隨后推出了DATA-2020，9100等型號(hào)的波形發(fā)生器。而到了21世紀(jì)，隨著科技的不斷發(fā)展，集成電路技術(shù)也在不斷創(chuàng)新，出現(xiàn)了更加先進(jìn)的DDS芯片，這使得函數(shù)波形器的發(fā)展又上一層樓。下面介紹一種基于FPGA和DDS的信號(hào)源設(shè)計(jì)和實(shí)現(xiàn)方法。

3 基于DDS信號(hào)發(fā)生器的設(shè)計(jì)

基于FPGA及DDS設(shè)計(jì)了一種四通道程控信號(hào)源，可產(chǎn)生標(biāo)準(zhǔn)波形信號(hào)以及任意波形信號(hào)。本信號(hào)發(fā)生器主要由四路 DDS芯片、處理器單元和FPGA單元組成。其中，DDS單元用于頻率合成，處理器單元和FPGA單元用于通信、數(shù)據(jù)存儲(chǔ)和計(jì)算及實(shí)時(shí)數(shù)據(jù)發(fā)生。系統(tǒng)框圖如下。

信號(hào)發(fā)生器包含二個(gè)部分，一是運(yùn)行在PC上的上位機(jī)程序，二是負(fù)責(zé)產(chǎn)生各種信號(hào)的控制板，上圖為信號(hào)發(fā)生器控制板（后簡(jiǎn)稱信號(hào)發(fā)生器）系統(tǒng)框圖。信號(hào)發(fā)生器具有三個(gè)與上位機(jī)通信端口，分別為：網(wǎng)絡(luò)，USB，RS232，該通信接口由運(yùn)行Linux操作系統(tǒng)的CPU中央處理器單元管理，信號(hào)發(fā)生器接收到上位機(jī)發(fā)送過(guò)來(lái)的指令或數(shù)據(jù)時(shí)，CPU會(huì)依據(jù)設(shè)定規(guī)則對(duì)其進(jìn)行處理，單純的數(shù)據(jù)則通過(guò)FPGA將數(shù)據(jù)發(fā)送給DDS，若是產(chǎn)生數(shù)據(jù)的指令，則CPU單元進(jìn)行運(yùn)算，將產(chǎn)生的最終數(shù)據(jù)或中間數(shù)據(jù)通過(guò)FPGA發(fā)送給DDS單元，F(xiàn)PGA在系統(tǒng)內(nèi)負(fù)責(zé)系統(tǒng)數(shù)據(jù)中轉(zhuǎn)——在CPU與DDS單元之間，同時(shí)實(shí)現(xiàn)大數(shù)據(jù)緩存，及中間數(shù)據(jù)的二次計(jì)算（特定指令數(shù)據(jù)需要CPU和FPGA協(xié)同計(jì)算完成）。

高性能的DDS單元，具備極高的系統(tǒng)時(shí)鐘頻率，為使DDS單元工作穩(wěn)定可靠，選擇獨(dú)立高性能的時(shí)鐘發(fā)生單元與其配合；

為使系統(tǒng)具備電壓偏置功能，在系統(tǒng)內(nèi)增加了一個(gè)多通道DAC芯片，輸出直流電壓，同時(shí)在DDS單元的輸出端，增加直流偏置電路，用于調(diào)節(jié)信號(hào)輸出的直流偏置。

為使系統(tǒng)內(nèi)多通道信號(hào)輸出的同步或定序，在多DDS單元之間增加了一個(gè)高速系統(tǒng)時(shí)鐘緩沖單元，用于實(shí)現(xiàn)多通道DDS單元之間系統(tǒng)時(shí)鐘的關(guān)聯(lián)，以實(shí)現(xiàn)同步及定序。

為使信號(hào)發(fā)生器能夠控制外設(shè)及于大系統(tǒng)互聯(lián)，在信號(hào)發(fā)生器內(nèi)增加了RS485，CAN，IO等，這些接口均采用磁隔離，即保證互聯(lián)性同時(shí)保證信號(hào)發(fā)生系統(tǒng)自身的穩(wěn)定性。

參考文獻(xiàn)

[1]李錦輝，張志華.基于DDS原理的任意波形信號(hào)發(fā)生器的設(shè)計(jì)[J].現(xiàn)代機(jī)械，2013，5（4）：74-76.

[2]周海龍，鄭成龍.關(guān)于對(duì)DDS技術(shù)的數(shù)字頻率信號(hào)發(fā)生器的設(shè)計(jì)的研究與探討[J].客機(jī)創(chuàng)新導(dǎo)報(bào)，2011，5（4）：96-9.endprint

摘 要 介紹DDS的基本工作原理和信號(hào)發(fā)生器的發(fā)展歷程，在此基礎(chǔ)上系統(tǒng)闡述一種四通道DDS信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)方法。

關(guān)鍵詞 DDS；FPGA；信號(hào)發(fā)生器

中圖分類號(hào)：TN741 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1671-7597（2014）09-0038-01

1 DDS的基本原理

DDS又稱直接數(shù)字頻率合成技術(shù)，它是由美國(guó)人奈斯特提出來(lái)的，基于奈斯特抽樣定理和數(shù)字波形合成原理之上發(fā)展起來(lái)的一種數(shù)字化的比較新穎的合成技術(shù)。基于這個(gè)定理之上，我們可以檢測(cè)到一個(gè)長(zhǎng)為一個(gè)周期的并且連續(xù)的正弦波信號(hào)；再根據(jù)這個(gè)正弦波的相位軸的一個(gè)方向值還有它的相位間隔值對(duì)它進(jìn)行相位幅度采樣的處理，經(jīng)過(guò)這一系類的處理就可以得到正弦波信號(hào)的離散相位的幅度序列，最后得到這個(gè)序列可以對(duì)它進(jìn)行二進(jìn)制編碼。這種程序的操作可以使得一個(gè)周期的正弦信號(hào)轉(zhuǎn)變成離散的二進(jìn)制序列。接著，就可以把它儲(chǔ)存到設(shè)置為只讀的只讀器當(dāng)中。而要想找到程序中的相位的地址可以直接去找存儲(chǔ)單元的地址，這兩個(gè)是一樣的數(shù)值。而存儲(chǔ)單元當(dāng)中的一些內(nèi)容性的東西，可以去看正弦波的幅度值（量化后的）。上面所提到的只讀存儲(chǔ)器和一個(gè)相對(duì)應(yīng)的正弦函數(shù)組成了一個(gè)查找表。

2 信號(hào)發(fā)生器發(fā)展歷程

信號(hào)發(fā)生器顧名思義是一種電子儀器，具有高精度、高穩(wěn)定性和可重復(fù)性。它有許多性能和優(yōu)點(diǎn)，比如：它可以產(chǎn)生大量的信號(hào)，一般是標(biāo)準(zhǔn)信號(hào)和用戶定義信號(hào)；它具有高精度性、高穩(wěn)定性和簡(jiǎn)易操作的性能特點(diǎn)。在20世紀(jì)70年代之前，信號(hào)發(fā)生應(yīng)用的較少，主要是兩種形式：正弦波和脈沖波。而現(xiàn)在我們普遍用的發(fā)生器（函數(shù)發(fā)生器）是兩者間的產(chǎn)物，它能提供多種常見(jiàn)波形，例如：正弦波、余弦波、上弦波、等等。而其他比較復(fù)雜的波形，需要比較先進(jìn)的復(fù)雜的儀器方法來(lái)實(shí)現(xiàn)。在當(dāng)前這個(gè)時(shí)期里，波形發(fā)生器還不完善，需要采用模擬電子技術(shù)，而模擬器件的相對(duì)較大、價(jià)格昂貴、功能大，而在這些條件下要產(chǎn)生較為復(fù)雜的波形，所以模擬器的電路結(jié)構(gòu)也較之復(fù)雜。它的復(fù)雜結(jié)構(gòu)主要是兩點(diǎn)：1）需要調(diào)節(jié)電位器來(lái)實(shí)現(xiàn)對(duì)輸出頻率的調(diào)節(jié)，這樣的作法無(wú)法將頻率調(diào)到固定值；2）它的脈沖所占據(jù)的空間不能調(diào)節(jié)。在70年代之后的一段時(shí)間內(nèi)，微處理器出現(xiàn)在實(shí)際應(yīng)用中，微處理器可以使波形發(fā)生器的功能得到改善，產(chǎn)生與之前比較為復(fù)雜的波形。但是這樣產(chǎn)生的波形對(duì)于科技需要來(lái)說(shuō)還是簡(jiǎn)單的，以軟件為主，采用微處理器對(duì)DAC用以程序性的控制。20世紀(jì)90年代末，函數(shù)發(fā)生器出現(xiàn)在這個(gè)領(lǐng)域，性能較高，價(jià)格也較高。后來(lái)推出型號(hào)為HP770S的信號(hào)模擬裝置系統(tǒng)，由于組成他的軟件比較昂貴，隨后推出了DATA-2020，9100等型號(hào)的波形發(fā)生器。而到了21世紀(jì)，隨著科技的不斷發(fā)展，集成電路技術(shù)也在不斷創(chuàng)新，出現(xiàn)了更加先進(jìn)的DDS芯片，這使得函數(shù)波形器的發(fā)展又上一層樓。下面介紹一種基于FPGA和DDS的信號(hào)源設(shè)計(jì)和實(shí)現(xiàn)方法。

3 基于DDS信號(hào)發(fā)生器的設(shè)計(jì)

基于FPGA及DDS設(shè)計(jì)了一種四通道程控信號(hào)源，可產(chǎn)生標(biāo)準(zhǔn)波形信號(hào)以及任意波形信號(hào)。本信號(hào)發(fā)生器主要由四路 DDS芯片、處理器單元和FPGA單元組成。其中，DDS單元用于頻率合成，處理器單元和FPGA單元用于通信、數(shù)據(jù)存儲(chǔ)和計(jì)算及實(shí)時(shí)數(shù)據(jù)發(fā)生。系統(tǒng)框圖如下。

信號(hào)發(fā)生器包含二個(gè)部分，一是運(yùn)行在PC上的上位機(jī)程序，二是負(fù)責(zé)產(chǎn)生各種信號(hào)的控制板，上圖為信號(hào)發(fā)生器控制板（后簡(jiǎn)稱信號(hào)發(fā)生器）系統(tǒng)框圖。信號(hào)發(fā)生器具有三個(gè)與上位機(jī)通信端口，分別為：網(wǎng)絡(luò)，USB，RS232，該通信接口由運(yùn)行Linux操作系統(tǒng)的CPU中央處理器單元管理，信號(hào)發(fā)生器接收到上位機(jī)發(fā)送過(guò)來(lái)的指令或數(shù)據(jù)時(shí)，CPU會(huì)依據(jù)設(shè)定規(guī)則對(duì)其進(jìn)行處理，單純的數(shù)據(jù)則通過(guò)FPGA將數(shù)據(jù)發(fā)送給DDS，若是產(chǎn)生數(shù)據(jù)的指令，則CPU單元進(jìn)行運(yùn)算，將產(chǎn)生的最終數(shù)據(jù)或中間數(shù)據(jù)通過(guò)FPGA發(fā)送給DDS單元，F(xiàn)PGA在系統(tǒng)內(nèi)負(fù)責(zé)系統(tǒng)數(shù)據(jù)中轉(zhuǎn)——在CPU與DDS單元之間，同時(shí)實(shí)現(xiàn)大數(shù)據(jù)緩存，及中間數(shù)據(jù)的二次計(jì)算（特定指令數(shù)據(jù)需要CPU和FPGA協(xié)同計(jì)算完成）。

高性能的DDS單元，具備極高的系統(tǒng)時(shí)鐘頻率，為使DDS單元工作穩(wěn)定可靠，選擇獨(dú)立高性能的時(shí)鐘發(fā)生單元與其配合；

為使系統(tǒng)具備電壓偏置功能，在系統(tǒng)內(nèi)增加了一個(gè)多通道DAC芯片，輸出直流電壓，同時(shí)在DDS單元的輸出端，增加直流偏置電路，用于調(diào)節(jié)信號(hào)輸出的直流偏置。

為使系統(tǒng)內(nèi)多通道信號(hào)輸出的同步或定序，在多DDS單元之間增加了一個(gè)高速系統(tǒng)時(shí)鐘緩沖單元，用于實(shí)現(xiàn)多通道DDS單元之間系統(tǒng)時(shí)鐘的關(guān)聯(lián)，以實(shí)現(xiàn)同步及定序。

為使信號(hào)發(fā)生器能夠控制外設(shè)及于大系統(tǒng)互聯(lián)，在信號(hào)發(fā)生器內(nèi)增加了RS485，CAN，IO等，這些接口均采用磁隔離，即保證互聯(lián)性同時(shí)保證信號(hào)發(fā)生系統(tǒng)自身的穩(wěn)定性。

參考文獻(xiàn)

[1]李錦輝，張志華.基于DDS原理的任意波形信號(hào)發(fā)生器的設(shè)計(jì)[J].現(xiàn)代機(jī)械，2013，5（4）：74-76.

[2]周海龍，鄭成龍.關(guān)于對(duì)DDS技術(shù)的數(shù)字頻率信號(hào)發(fā)生器的設(shè)計(jì)的研究與探討[J].客機(jī)創(chuàng)新導(dǎo)報(bào)，2011，5（4）：96-9.endprint

摘 要 介紹DDS的基本工作原理和信號(hào)發(fā)生器的發(fā)展歷程，在此基礎(chǔ)上系統(tǒng)闡述一種四通道DDS信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)方法。

關(guān)鍵詞 DDS；FPGA；信號(hào)發(fā)生器

中圖分類號(hào)：TN741 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1671-7597（2014）09-0038-01

1 DDS的基本原理

DDS又稱直接數(shù)字頻率合成技術(shù)，它是由美國(guó)人奈斯特提出來(lái)的，基于奈斯特抽樣定理和數(shù)字波形合成原理之上發(fā)展起來(lái)的一種數(shù)字化的比較新穎的合成技術(shù)。基于這個(gè)定理之上，我們可以檢測(cè)到一個(gè)長(zhǎng)為一個(gè)周期的并且連續(xù)的正弦波信號(hào)；再根據(jù)這個(gè)正弦波的相位軸的一個(gè)方向值還有它的相位間隔值對(duì)它進(jìn)行相位幅度采樣的處理，經(jīng)過(guò)這一系類的處理就可以得到正弦波信號(hào)的離散相位的幅度序列，最后得到這個(gè)序列可以對(duì)它進(jìn)行二進(jìn)制編碼。這種程序的操作可以使得一個(gè)周期的正弦信號(hào)轉(zhuǎn)變成離散的二進(jìn)制序列。接著，就可以把它儲(chǔ)存到設(shè)置為只讀的只讀器當(dāng)中。而要想找到程序中的相位的地址可以直接去找存儲(chǔ)單元的地址，這兩個(gè)是一樣的數(shù)值。而存儲(chǔ)單元當(dāng)中的一些內(nèi)容性的東西，可以去看正弦波的幅度值（量化后的）。上面所提到的只讀存儲(chǔ)器和一個(gè)相對(duì)應(yīng)的正弦函數(shù)組成了一個(gè)查找表。

2 信號(hào)發(fā)生器發(fā)展歷程

信號(hào)發(fā)生器顧名思義是一種電子儀器，具有高精度、高穩(wěn)定性和可重復(fù)性。它有許多性能和優(yōu)點(diǎn)，比如：它可以產(chǎn)生大量的信號(hào)，一般是標(biāo)準(zhǔn)信號(hào)和用戶定義信號(hào)；它具有高精度性、高穩(wěn)定性和簡(jiǎn)易操作的性能特點(diǎn)。在20世紀(jì)70年代之前，信號(hào)發(fā)生應(yīng)用的較少，主要是兩種形式：正弦波和脈沖波。而現(xiàn)在我們普遍用的發(fā)生器（函數(shù)發(fā)生器）是兩者間的產(chǎn)物，它能提供多種常見(jiàn)波形，例如：正弦波、余弦波、上弦波、等等。而其他比較復(fù)雜的波形，需要比較先進(jìn)的復(fù)雜的儀器方法來(lái)實(shí)現(xiàn)。在當(dāng)前這個(gè)時(shí)期里，波形發(fā)生器還不完善，需要采用模擬電子技術(shù)，而模擬器件的相對(duì)較大、價(jià)格昂貴、功能大，而在這些條件下要產(chǎn)生較為復(fù)雜的波形，所以模擬器的電路結(jié)構(gòu)也較之復(fù)雜。它的復(fù)雜結(jié)構(gòu)主要是兩點(diǎn)：1）需要調(diào)節(jié)電位器來(lái)實(shí)現(xiàn)對(duì)輸出頻率的調(diào)節(jié)，這樣的作法無(wú)法將頻率調(diào)到固定值；2）它的脈沖所占據(jù)的空間不能調(diào)節(jié)。在70年代之后的一段時(shí)間內(nèi)，微處理器出現(xiàn)在實(shí)際應(yīng)用中，微處理器可以使波形發(fā)生器的功能得到改善，產(chǎn)生與之前比較為復(fù)雜的波形。但是這樣產(chǎn)生的波形對(duì)于科技需要來(lái)說(shuō)還是簡(jiǎn)單的，以軟件為主，采用微處理器對(duì)DAC用以程序性的控制。20世紀(jì)90年代末，函數(shù)發(fā)生器出現(xiàn)在這個(gè)領(lǐng)域，性能較高，價(jià)格也較高。后來(lái)推出型號(hào)為HP770S的信號(hào)模擬裝置系統(tǒng)，由于組成他的軟件比較昂貴，隨后推出了DATA-2020，9100等型號(hào)的波形發(fā)生器。而到了21世紀(jì)，隨著科技的不斷發(fā)展，集成電路技術(shù)也在不斷創(chuàng)新，出現(xiàn)了更加先進(jìn)的DDS芯片，這使得函數(shù)波形器的發(fā)展又上一層樓。下面介紹一種基于FPGA和DDS的信號(hào)源設(shè)計(jì)和實(shí)現(xiàn)方法。

3 基于DDS信號(hào)發(fā)生器的設(shè)計(jì)

基于FPGA及DDS設(shè)計(jì)了一種四通道程控信號(hào)源，可產(chǎn)生標(biāo)準(zhǔn)波形信號(hào)以及任意波形信號(hào)。本信號(hào)發(fā)生器主要由四路 DDS芯片、處理器單元和FPGA單元組成。其中，DDS單元用于頻率合成，處理器單元和FPGA單元用于通信、數(shù)據(jù)存儲(chǔ)和計(jì)算及實(shí)時(shí)數(shù)據(jù)發(fā)生。系統(tǒng)框圖如下。

信號(hào)發(fā)生器包含二個(gè)部分，一是運(yùn)行在PC上的上位機(jī)程序，二是負(fù)責(zé)產(chǎn)生各種信號(hào)的控制板，上圖為信號(hào)發(fā)生器控制板（后簡(jiǎn)稱信號(hào)發(fā)生器）系統(tǒng)框圖。信號(hào)發(fā)生器具有三個(gè)與上位機(jī)通信端口，分別為：網(wǎng)絡(luò)，USB，RS232，該通信接口由運(yùn)行Linux操作系統(tǒng)的CPU中央處理器單元管理，信號(hào)發(fā)生器接收到上位機(jī)發(fā)送過(guò)來(lái)的指令或數(shù)據(jù)時(shí)，CPU會(huì)依據(jù)設(shè)定規(guī)則對(duì)其進(jìn)行處理，單純的數(shù)據(jù)則通過(guò)FPGA將數(shù)據(jù)發(fā)送給DDS，若是產(chǎn)生數(shù)據(jù)的指令，則CPU單元進(jìn)行運(yùn)算，將產(chǎn)生的最終數(shù)據(jù)或中間數(shù)據(jù)通過(guò)FPGA發(fā)送給DDS單元，F(xiàn)PGA在系統(tǒng)內(nèi)負(fù)責(zé)系統(tǒng)數(shù)據(jù)中轉(zhuǎn)——在CPU與DDS單元之間，同時(shí)實(shí)現(xiàn)大數(shù)據(jù)緩存，及中間數(shù)據(jù)的二次計(jì)算（特定指令數(shù)據(jù)需要CPU和FPGA協(xié)同計(jì)算完成）。

高性能的DDS單元，具備極高的系統(tǒng)時(shí)鐘頻率，為使DDS單元工作穩(wěn)定可靠，選擇獨(dú)立高性能的時(shí)鐘發(fā)生單元與其配合；

為使系統(tǒng)具備電壓偏置功能，在系統(tǒng)內(nèi)增加了一個(gè)多通道DAC芯片，輸出直流電壓，同時(shí)在DDS單元的輸出端，增加直流偏置電路，用于調(diào)節(jié)信號(hào)輸出的直流偏置。

為使系統(tǒng)內(nèi)多通道信號(hào)輸出的同步或定序，在多DDS單元之間增加了一個(gè)高速系統(tǒng)時(shí)鐘緩沖單元，用于實(shí)現(xiàn)多通道DDS單元之間系統(tǒng)時(shí)鐘的關(guān)聯(lián)，以實(shí)現(xiàn)同步及定序。

為使信號(hào)發(fā)生器能夠控制外設(shè)及于大系統(tǒng)互聯(lián)，在信號(hào)發(fā)生器內(nèi)增加了RS485，CAN，IO等，這些接口均采用磁隔離，即保證互聯(lián)性同時(shí)保證信號(hào)發(fā)生系統(tǒng)自身的穩(wěn)定性。

參考文獻(xiàn)

[1]李錦輝，張志華.基于DDS原理的任意波形信號(hào)發(fā)生器的設(shè)計(jì)[J].現(xiàn)代機(jī)械，2013，5（4）：74-76.

[2]周海龍，鄭成龍.關(guān)于對(duì)DDS技術(shù)的數(shù)字頻率信號(hào)發(fā)生器的設(shè)計(jì)的研究與探討[J].客機(jī)創(chuàng)新導(dǎo)報(bào)，2011，5（4）：96-9.endprint