崔 波，劉中金，李 勇，蘇 厲，金德鵬，曾烈光

(清華大學(xué)電子工程系，北京 1 00084)

高速可編程網(wǎng)絡(luò)創(chuàng)新實(shí)驗(yàn)設(shè)備設(shè)計(jì)與實(shí)現(xiàn)

崔 波，劉中金，李 勇，蘇 厲，金德鵬，曾烈光

(清華大學(xué)電子工程系，北京 1 00084)

面向下一代網(wǎng)絡(luò)的新協(xié)議和體系架構(gòu)研究是當(dāng)前網(wǎng)絡(luò)研究的重要組成部分，而基于實(shí)際設(shè)備的實(shí)驗(yàn)驗(yàn)證是證明研究結(jié)果正確性的主要途徑。針對基于軟件或傳統(tǒng)網(wǎng)絡(luò)設(shè)備的驗(yàn)證方式在有效性、靈活性等方面的不足，提出一種支持網(wǎng)絡(luò)創(chuàng)新實(shí)驗(yàn)驗(yàn)證的高速網(wǎng)絡(luò)硬件設(shè)備解決方案。該方案基于現(xiàn)場可編程門陣列設(shè)計(jì)，將控制平面與數(shù)據(jù)平面解耦合，同時(shí)采用高性能的網(wǎng)絡(luò)與存儲(chǔ)模塊，滿足網(wǎng)絡(luò)創(chuàng)新實(shí)驗(yàn)對設(shè)備可編程、高性能、靈活管理控制等方面的需求?；诖朔桨冈O(shè)計(jì)并實(shí)現(xiàn)TNIP網(wǎng)絡(luò)處理板卡。實(shí)驗(yàn)結(jié)果證明，該板卡支持高達(dá)16 Gb/s的網(wǎng)絡(luò)通信，可以應(yīng)用于復(fù)雜的網(wǎng)絡(luò)創(chuàng)新實(shí)驗(yàn)。

網(wǎng)絡(luò)設(shè)備；網(wǎng)絡(luò)創(chuàng)新；實(shí)驗(yàn)平臺(tái)；可編程硬件；現(xiàn)場可編程門陣列設(shè)計(jì)；虛擬化

1 概述

針對當(dāng)前互聯(lián)網(wǎng)諸如地址少、移動(dòng)性差、服務(wù)質(zhì)量無法保障、安全性差等問題，提出了眾多演進(jìn)和變革的技術(shù)，如MobileIP[1]、網(wǎng)絡(luò)虛擬化[2]、內(nèi)容命名網(wǎng)絡(luò)(Named D ata Network, NDN)[3]、軟件定義網(wǎng)絡(luò)(Software Defined Network, SDN)網(wǎng)絡(luò)[4]和OpenFlow[5-6]等。由于網(wǎng)絡(luò)基本理論的缺乏，這些網(wǎng)絡(luò)創(chuàng)新研究都需要通過實(shí)驗(yàn)的手段對其提出的體系結(jié)構(gòu)、關(guān)鍵算法、協(xié)議及技術(shù)等進(jìn)行驗(yàn)證[7]。傳統(tǒng)的網(wǎng)絡(luò)實(shí)驗(yàn)驗(yàn)證解決方案是軟件仿真[8]或者在傳統(tǒng)的網(wǎng)絡(luò)設(shè)備(路由器、交換機(jī)、網(wǎng)絡(luò)處理器等)上進(jìn)行測試。軟件仿真具有編程方便、配置靈活等優(yōu)點(diǎn)，但是難以反映網(wǎng)絡(luò)真正的行為特征，如流量負(fù)載、各種網(wǎng)絡(luò)突發(fā)事件等。使用傳統(tǒng)的網(wǎng)絡(luò)硬件設(shè)備(交換機(jī)、路由器、網(wǎng)絡(luò)處理器等)的實(shí)驗(yàn)驗(yàn)證保證了實(shí)驗(yàn)結(jié)果的有效性，然而由于傳統(tǒng)網(wǎng)絡(luò)硬件設(shè)備均基于IP結(jié)構(gòu)，不能進(jìn)行新型算法、協(xié)議或者新型網(wǎng)絡(luò)架構(gòu)的部署，這種功能固化的特征使得其不能勝任網(wǎng)絡(luò)實(shí)驗(yàn)中對設(shè)備靈活性和擴(kuò)展性的需求。

針對傳統(tǒng)解決方案在網(wǎng)絡(luò)性能、靈活性等方面的缺點(diǎn)，本文介紹一種新的網(wǎng)絡(luò)創(chuàng)新實(shí)驗(yàn)設(shè)備解決方案。基于硬件的設(shè)計(jì)可以提供實(shí)際的網(wǎng)絡(luò)環(huán)境，從而保證實(shí)驗(yàn)結(jié)果的真實(shí)性，而基于可編程的設(shè)計(jì)可以提供靈活的配置方式，方便各種不同網(wǎng)絡(luò)算法或結(jié)構(gòu)的部署。該方案采用現(xiàn)場可編程門陣列(File Programmable Gate Array, FPGA)為網(wǎng)絡(luò)處理芯片，從而保證了設(shè)備良好的可編程可重用特性。在網(wǎng)絡(luò)支持方面，方案中包含高速以太網(wǎng)接口以及相應(yīng)的網(wǎng)絡(luò)處理系統(tǒng)，以提供大規(guī)模的網(wǎng)絡(luò)處理能力。解決方案中的控制平面可以有多樣的選擇，增強(qiáng)設(shè)備管理控制的靈活性?；谠摻鉀Q方案，設(shè)計(jì)基于FPGA的高性能網(wǎng)絡(luò)處理板卡：清華網(wǎng)絡(luò)創(chuàng)新實(shí)驗(yàn)平臺(tái)(Tsinghua Network Innovation Platform, TNIP)。該板卡搭載賽靈思Virtex FPGA，支持高達(dá)16 Gb/s的網(wǎng)絡(luò)通信速率，ARM與PC雙路控制增加了設(shè)備使用的靈活性。

2 網(wǎng)絡(luò)創(chuàng)新實(shí)驗(yàn)設(shè)備解決方案

2.1 設(shè)計(jì)目標(biāo)

軟件仿真與傳統(tǒng)硬件設(shè)備都不能很好地支持網(wǎng)絡(luò)創(chuàng)新實(shí)驗(yàn)，這使得創(chuàng)新網(wǎng)絡(luò)研究需要新的硬件設(shè)備。根據(jù)網(wǎng)絡(luò)創(chuàng)新研究的性質(zhì)以及其對網(wǎng)絡(luò)測試環(huán)境的要求，該設(shè)備應(yīng)該具有如下特性：

(1)設(shè)備需要有強(qiáng)大的網(wǎng)絡(luò)處理性能?，F(xiàn)實(shí)的互聯(lián)網(wǎng)面臨網(wǎng)絡(luò)環(huán)境復(fù)雜、網(wǎng)絡(luò)流量負(fù)載大、網(wǎng)絡(luò)結(jié)構(gòu)復(fù)雜等問題。硬件實(shí)驗(yàn)設(shè)備必須要能實(shí)現(xiàn)大流量的網(wǎng)絡(luò)傳輸與處理，并有強(qiáng)大的組網(wǎng)能力來支持各種復(fù)雜網(wǎng)絡(luò)結(jié)構(gòu)的搭建，才可能為網(wǎng)絡(luò)實(shí)驗(yàn)提供真實(shí)可靠的驗(yàn)證結(jié)果。

(2)要有可編程可重用功能。新型的網(wǎng)絡(luò)研究設(shè)計(jì)了很多的網(wǎng)絡(luò)算法、協(xié)議甚至網(wǎng)絡(luò)體系結(jié)構(gòu)，任一種都需要不同結(jié)構(gòu)不同功能的網(wǎng)絡(luò)設(shè)備來支撐，而功能單一、結(jié)構(gòu)固定的傳統(tǒng)網(wǎng)絡(luò)設(shè)備顯然不能滿足所有的需求，最根本的解決辦法是為設(shè)備提供可編程的功能，讓研究人員定制自己需要的功能。

(3)設(shè)備要有足夠的靈活性和可擴(kuò)展性。隨著技術(shù)的發(fā)展，網(wǎng)絡(luò)早已不僅僅是電腦與服務(wù)器之間的通信了，網(wǎng)絡(luò)設(shè)備有可能應(yīng)用在智能手機(jī)、嵌入式電子系統(tǒng)、移動(dòng)傳感網(wǎng)絡(luò)等各種領(lǐng)域，而網(wǎng)絡(luò)創(chuàng)新實(shí)驗(yàn)的研究跟這些應(yīng)用息息相關(guān)，也存在大量的不同環(huán)境下的網(wǎng)絡(luò)實(shí)驗(yàn)需求。為此，用于網(wǎng)絡(luò)實(shí)驗(yàn)的硬件設(shè)備也需要有足夠的靈活性和可擴(kuò)展性以適應(yīng)不同情形下使用網(wǎng)絡(luò)設(shè)備的需求。

2.2 解決方案的總體結(jié)構(gòu)

本文提出一種基于可編程硬件的網(wǎng)絡(luò)創(chuàng)新實(shí)驗(yàn)設(shè)備解決方案，該方案整體結(jié)構(gòu)如圖1所示。

圖1 解決方案總體結(jié)構(gòu)

方案中包含處理核心及其外圍電路、網(wǎng)絡(luò)模塊、控制系統(tǒng)、存儲(chǔ)系統(tǒng)、電源系統(tǒng)等5個(gè)部分。其中，處理核心器件為FPGA芯片，用于搭建網(wǎng)絡(luò)設(shè)備的數(shù)據(jù)平面，實(shí)現(xiàn)數(shù)據(jù)處理與轉(zhuǎn)發(fā)；外圍電路保證FPGA的正常工作，提供必要的配置以及監(jiān)測等功能；網(wǎng)絡(luò)系統(tǒng)負(fù)責(zé)將接收到的網(wǎng)絡(luò)數(shù)據(jù)進(jìn)行初步的處理后送入FPGA進(jìn)行進(jìn)一步處理；控制芯片與控制平面共同組成該方案的控制系統(tǒng)；存儲(chǔ)系統(tǒng)為方案提供了數(shù)據(jù)存儲(chǔ)緩沖的空間。

選擇FPGA作為設(shè)備的核心處理器件。FPGA的可配置邏輯塊陣列包含大量的可配置邏輯，可以滿足網(wǎng)絡(luò)創(chuàng)新實(shí)驗(yàn)對設(shè)備可編程可重用的功能。盡管ASIC結(jié)構(gòu)同樣可以實(shí)現(xiàn)可編程的功能，但是ASIC芯片不可重復(fù)設(shè)計(jì)且設(shè)計(jì)周期長，相比之下，F(xiàn)PGA可重復(fù)配置、設(shè)計(jì)流程簡單、開發(fā)周期短、成本低，更能勝任實(shí)驗(yàn)驗(yàn)證等任務(wù)。

網(wǎng)絡(luò)模塊負(fù)責(zé)網(wǎng)絡(luò)數(shù)據(jù)的收發(fā)處理。該模塊將從外部網(wǎng)絡(luò)接收到的數(shù)據(jù)進(jìn)行解碼、校驗(yàn)等操作后發(fā)送到FPGA進(jìn)行進(jìn)一步處理。在相反方向，網(wǎng)絡(luò)模塊將設(shè)備要發(fā)送到網(wǎng)絡(luò)的數(shù)據(jù)進(jìn)行校驗(yàn)、編碼等操作后通過網(wǎng)絡(luò)接口發(fā)送到網(wǎng)絡(luò)上。網(wǎng)絡(luò)模塊應(yīng)能提供足夠的數(shù)據(jù)吞吐量以滿足那些對大數(shù)據(jù)速率的網(wǎng)絡(luò)創(chuàng)新研究實(shí)驗(yàn)的需求。另外，一個(gè)好的網(wǎng)絡(luò)實(shí)驗(yàn)設(shè)備需要支持構(gòu)建盡量復(fù)雜的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)。

控制系統(tǒng)的設(shè)計(jì)采用了ForCES(Forwarding and Control Element Se paration)[9]框架的思想，將控制平面與數(shù)據(jù)平面相互分離，通過控制芯片進(jìn)行橋接。這樣的設(shè)計(jì)將數(shù)據(jù)平面的硬件設(shè)計(jì)與控制平面的軟件設(shè)計(jì)解耦合，2個(gè)平面可以獨(dú)立進(jìn)行設(shè)計(jì)開發(fā)，提升了網(wǎng)絡(luò)研究的效率。通過控制芯片的橋接，設(shè)備的控制平面可以在不同的平臺(tái)上實(shí)現(xiàn)，只需要遵循既定的與數(shù)據(jù)平面的接口即可，大大增加了設(shè)備使用的靈活性以及可擴(kuò)展性。例如，用PC實(shí)現(xiàn)控制平面可以將設(shè)備作為PC的擴(kuò)展設(shè)備使用，例如可以用作PC網(wǎng)卡、硬件防火墻等；用ARM實(shí)現(xiàn)控制平面，則可以將設(shè)備用于嵌入式的環(huán)境中。

綜上所述，通過采用可編程硬件的整體思路，對滿足高性能網(wǎng)絡(luò)處理與控制數(shù)據(jù)相分離所要求的系統(tǒng)結(jié)構(gòu)相對應(yīng)模塊進(jìn)行合理設(shè)計(jì)，該設(shè)備解決方案可以滿足上文提到的可編程可重用、高性能、靈活控制等設(shè)計(jì)目標(biāo)。因此，該設(shè)計(jì)方案能有效支持網(wǎng)絡(luò)創(chuàng)新中的各種網(wǎng)絡(luò)實(shí)驗(yàn)與測試的需求。

3 網(wǎng)絡(luò)創(chuàng)新實(shí)驗(yàn)設(shè)備TNIP

基于以上解決方案，設(shè)計(jì)了TNIP板卡，如圖2所示。該板卡采用賽靈思Virtex系列FPGA作為處理核心，可以實(shí)現(xiàn)大規(guī)模的網(wǎng)絡(luò)系統(tǒng)。網(wǎng)絡(luò)模塊提供了8個(gè)千兆以太網(wǎng)接口，可以實(shí)現(xiàn)16 Gb/s的高性能網(wǎng)絡(luò)數(shù)據(jù)傳輸。在控制平面的實(shí)現(xiàn)上，板卡采用了ARM與PC雙路控制的機(jī)制，用戶可以靈活選擇PC或ARM作為控制端。下文介紹TNIP板卡的詳細(xì)實(shí)現(xiàn)方案。

圖2 T NIP板卡

3.1 F PGA

作為系統(tǒng)的核心器件，F(xiàn)PGA用于部署系統(tǒng)的數(shù)據(jù)平面。FPGA中可編程邏輯資源的數(shù)量直接決定了該芯片可實(shí)現(xiàn)的系統(tǒng)的復(fù)雜程度。為保證該板卡能支持復(fù)雜系統(tǒng)的實(shí)現(xiàn)，F(xiàn)PGA需要有足夠多的可編程邏輯資源。同時(shí)FPGA選型還考慮了其內(nèi)部存儲(chǔ)空間及相應(yīng)功能模塊(如MAC核、DSP單元等)的集成度。TNIP板卡的FPGA采用賽靈思公司Virtex-5系列FPGA芯片XC5VLX110T。該芯片包含豐富的邏輯資源與存儲(chǔ)資源，可以滿足較為復(fù)雜的網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)，片上集成的DSP模塊可以滿足復(fù)雜的數(shù)據(jù)運(yùn)算，而4個(gè)IEEE 802.3標(biāo)準(zhǔn)的以太網(wǎng)MAC硬核也可用于實(shí)現(xiàn)網(wǎng)絡(luò)系統(tǒng)中MAC層的處理，提升網(wǎng)絡(luò)系統(tǒng)的設(shè)計(jì)效率。

3.2 控制系統(tǒng)

控制系統(tǒng)由控制芯片與相應(yīng)的控制平面共同組成?？刂菩酒鳛闃蚪涌刂破矫媾c數(shù)據(jù)平面的樞紐，定義了2個(gè)平面的通信接口。數(shù)據(jù)平面在FPGA上實(shí)現(xiàn)，用于處理網(wǎng)絡(luò)數(shù)據(jù)的接收、包頭處理、查找、轉(zhuǎn)發(fā)等操作，而控制平面在相應(yīng)的控制平臺(tái)中實(shí)現(xiàn)，用于實(shí)現(xiàn)網(wǎng)絡(luò)系統(tǒng)控制相關(guān)的所有功能。

TNIP板卡的控制芯片使用賽靈思公司的SPARTAN FPGA實(shí)現(xiàn)。板卡采用了ARM與PC雙路平臺(tái)控制的設(shè)計(jì)方案。用戶可以利用PC開發(fā)功能完善的控制平面，也可以使用ARM芯片來開發(fā)嵌入式環(huán)境下的網(wǎng)絡(luò)處理板卡。

3.3 網(wǎng)絡(luò)模塊

網(wǎng)絡(luò)模塊是網(wǎng)絡(luò)設(shè)備中的基本單元。該模塊包含了網(wǎng)絡(luò)接口、物理層模塊(PHY)、MAC層模塊等。PHY實(shí)現(xiàn)網(wǎng)絡(luò)物理層的編解碼，MAC模塊進(jìn)行MAC幀的封包解包以及錯(cuò)誤檢測等操作。TNIP板卡提供了8個(gè)千兆以太網(wǎng)接口(RJ45)。物理層采用2個(gè)四路的PHY芯片實(shí)現(xiàn)。MAC模塊可以使用FPGA芯片內(nèi)部集成的MAC硬核實(shí)現(xiàn)，也可以使用FPGA通用邏輯編程實(shí)現(xiàn)，這樣的設(shè)計(jì)允許用戶自定義MAC功能，增強(qiáng)了板卡使用的靈活性。

4 板卡功能與性能評估

4.1 組網(wǎng)能力

TNIP板卡組網(wǎng)實(shí)驗(yàn)在TUNIE實(shí)驗(yàn)平臺(tái)[10]中實(shí)現(xiàn)。TUNIE是一個(gè)開放性的用于網(wǎng)絡(luò)創(chuàng)新研究的網(wǎng)絡(luò)實(shí)驗(yàn)環(huán)境。在此平臺(tái)中，使用2個(gè)TNIP板卡配合軟件虛擬化路由器搭建了2張網(wǎng)。每個(gè)網(wǎng)絡(luò)擁有不同IP地址段。其中一張網(wǎng)絡(luò)運(yùn)行RIP協(xié)議，其上運(yùn)行視頻點(diǎn)播業(yè)務(wù)。另一張網(wǎng)運(yùn)行OSPF協(xié)議，其上運(yùn)行VOIP業(yè)務(wù)。2張網(wǎng)的拓?fù)浣Y(jié)構(gòu)如圖3所示。H1_A/H1_B為在板卡1上實(shí)現(xiàn)的2個(gè)虛擬路由器，H2_A/H2_B則在板卡2上，S1～S5為軟件虛擬路由器。

圖3 網(wǎng)絡(luò)拓?fù)涫疽鈭D

實(shí)驗(yàn)結(jié)果顯示，2張網(wǎng)絡(luò)都可以正常生成各自的路由表，并正常轉(zhuǎn)發(fā)數(shù)據(jù)，視頻點(diǎn)播業(yè)務(wù)和VoIP業(yè)務(wù)都可以實(shí)時(shí)流暢運(yùn)行，而且網(wǎng)絡(luò)之間有良好的隔離性，一張網(wǎng)出現(xiàn)故障導(dǎo)致宕機(jī)，另一張網(wǎng)也可以正常運(yùn)行。組網(wǎng)運(yùn)行正常證明了TNIP板卡基本的網(wǎng)絡(luò)功能正常。

4.2 虛擬路由器部署及性能

網(wǎng)絡(luò)虛擬化是搭建網(wǎng)絡(luò)實(shí)驗(yàn)平臺(tái)的關(guān)鍵技術(shù)[2]。虛擬路由器作為虛擬網(wǎng)絡(luò)載體需要著重研究。使用TNIP板卡可以很容易地實(shí)現(xiàn)高性能高可靠性的硬件虛擬化路由器。

使用該板卡設(shè)計(jì)實(shí)現(xiàn)了硬件虛擬化路由器，路由器結(jié)構(gòu)如圖4所示。圖4中每條處理流水線都是一個(gè)虛擬路由器，獨(dú)立維護(hù)各自的路由表項(xiàng)，獨(dú)立進(jìn)行路由操作。經(jīng)過處理后的網(wǎng)絡(luò)數(shù)據(jù)進(jìn)入到輸出仲裁模塊進(jìn)行仲裁并通過相關(guān)隊(duì)列輸出。

圖4 硬件虛擬路由器結(jié)構(gòu)

在實(shí)際部署中，針對不同數(shù)量的虛擬路由平面?zhèn)€數(shù)，進(jìn)行了資源利用率統(tǒng)計(jì)，結(jié)果如表1所示。由于存在資源共用(輸入輸出FIFO、調(diào)度算法等)以及FPGA對不同復(fù)雜度系統(tǒng)的綜合程度不同，資源利用率并非完全線性?？梢钥闯?，當(dāng)虛擬10個(gè)路由平面時(shí)，資源利用率依然在70%以下，實(shí)際測試中這種情況下各路由平面均可以穩(wěn)定工作?？梢姡琓NIP板卡對網(wǎng)絡(luò)創(chuàng)新實(shí)驗(yàn)的部署有很強(qiáng)的承載能力。

表1 不同數(shù)量虛擬路由器資源占用率比較 %

為了測試該硬件虛擬路由器的轉(zhuǎn)發(fā)速率，在板卡上搭建了3個(gè)虛擬路由器，即3個(gè)數(shù)據(jù)平面，1個(gè)是以太網(wǎng)格式，另外2個(gè)是VLAN格式。由于板卡可以工作在線速，軟件發(fā)包工具很難產(chǎn)生線速的數(shù)據(jù)包，為保證測量的準(zhǔn)確性，實(shí)驗(yàn)中選擇硬件發(fā)包工具[11]生成數(shù)據(jù)包。圖 5為實(shí)際測得的轉(zhuǎn)發(fā)速率。可以看出，每一個(gè)路由器都可以在趨近于1 G b/s的速率下正常處理網(wǎng)絡(luò)數(shù)據(jù)包，該結(jié)果證明了板卡具有高速穩(wěn)定的網(wǎng)絡(luò)處理轉(zhuǎn)發(fā)性能。

圖5 轉(zhuǎn)發(fā)速率測試結(jié)果

5 結(jié)束語

本文提出一種適應(yīng)網(wǎng)絡(luò)創(chuàng)新實(shí)驗(yàn)需求的硬件設(shè)備解決方案，采用FPGA與高性能的網(wǎng)絡(luò)與存儲(chǔ)模塊實(shí)現(xiàn)了可編程重用、可靈活管理控制的網(wǎng)絡(luò)處理板卡TNIP。實(shí)際組網(wǎng)與流量測試表明該板卡具有高速穩(wěn)定的網(wǎng)絡(luò)處理能力，并且可以承載復(fù)雜的網(wǎng)絡(luò)功能，如虛擬路由器等的實(shí)現(xiàn)，也可以滿足復(fù)雜網(wǎng)絡(luò)環(huán)境的部署需求。16 Gb/s的網(wǎng)絡(luò)通信帶寬以及豐富的可編程邏輯資源使得該板卡可以勝任大部分網(wǎng)絡(luò)創(chuàng)新實(shí)現(xiàn)的硬件驗(yàn)證需求。

隨著網(wǎng)絡(luò)容量的快速擴(kuò)展以及業(yè)務(wù)流量的急速增加，核心網(wǎng)的端口速率已經(jīng)達(dá)到了10 Gb/s甚至更高，今后的工作需要順應(yīng)這一趨勢的發(fā)展，在該板卡的基礎(chǔ)上設(shè)計(jì)更快更靈活的網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)。

[1] Perkins C E. Mobile IP[J]. IEEE Communications Magazine, 1997, 35(5): 84-99.

[2] Carapinha J, Jiménez J. Network Virtualization: A View from the Bottom[C]//Proc. of the 1st ACM Workshop on Virtualized Infrastructure Systems and Arch itectures. Barcelo na, Spain: ACM Press, 2009: 73-80.

[3] Zhang Lixia, Estrin D. Na med Data Networking Project[R]. University of California, Technical Report: NDN- 0001, 2010. [4] Open Networking Foundation. Software-defined Networking: The New Norm for Networks[EB/OL]. (2012-04-13). https:// www.opennetworking.org/images/stories/downloads/sdn-resou rces/white-papers/wp-sdn-newnorm.pdf.

[5] McKeown N, Anderson T, Balakrishnan H, et al. OpenFlow: Enabling Innovation in Campus Networks[J]. ACM SIGCOMM Computer Communication Review, 2008, 38(2): 69-74.

[6] Curtis A R, Mogul J C. DevoFlow: Scaling Flow Management for High-performance Networks[J]. ACM SIGCOMM Computer Communication Review, 2011, 41(4): 254-265.

[7] Bavier A, Feamster N, Huang M, et al. In VI NI Veritas: Realistic and Co ntrolled Network Experimentation[C]//Proc. of Conference on Applications, Technologies, Architectures, and Protocols for Computer Communications. Ne w York, USA: ACM Press, 2006: 3-14.

[8] 張曉平. Cl ick軟件路由器MPLS協(xié)議模塊研究與實(shí)現(xiàn)[D].北京: 北京郵電大學(xué), 2010.

[9] Yang L, Dantu R, Anderson T, et al. Forwarding and Control Element Separation(ForCES) Framework[S]. RFC 3746, 2004.

[10] Li Yong, Su Li. TUN IE: A Virtualized Platform for N etwork Experiment on Programmable Inf rastructure[C]//Proc. of the 19th IE EE Inter national Confere nce o n Net work Protocols. [S. l.]: IEEE Press, 2011: 125-126.

[11] Covington G A, Gibb G, Lock wood J W, et al. A Packet Generator on the N et FPG A Platform[C]//Proc. of the 17th IEEE Symposium on Field Programmable Custom Computing Machines. [S. l.]: IEEE Press, 2009: 235-238.

編輯 顧逸斐

Design and Implementation of Innovation Experiment Equipment for High Speed Programmable Network

CUI Bo, LIU Zhong-jin, LI Yong, SU Li, JIN De-peng, ZENG Lie-guang

(Department of Electronic Engineering, Tsinghua University, Beijing 100084, China)

New protocols and architectures for next ge neration Internet is an important part of current network research. Experimental verification based on physical equipment is the m ain approach to examine the feasibility and performance of the new technologies. With concerns of that software and traditional network facility based verification methods have some disadvantages. This paper proposes a device design solution to support net work innovation experiment. Based on Field Programmable Gate Array(FPGA), decoupling the data pla ne, control plane and using high performance network and storage modules, this paper can achieve the goals required by network innovation studies such as reprogrammability, high performance, flexibility of control and management, implements the design on TNIP network processing card. Experimental results show that T NIP can handle up to 1 6 Gb/s n etwork traffic an d ca n be used to de ploy network innovation experiments.

network equipment; network innovation; experiment platfo rm; programmable hardware; Field Programmable Gate Array (FPGA) design; virtualization

10.3969/j.issn.1000-3428.2014.05.065

國家“973”計(jì)劃基金資助項(xiàng)目(2013CB3291005)；國家自然科學(xué)基金資助項(xiàng)目(61171065, 61021001, 61133015)；國家“863”計(jì)劃基金資助項(xiàng)目(2013AA010601, 2013AA010605)。

崔 波(1990－)，男，碩士研究生，主研方向：網(wǎng)絡(luò)虛擬化技術(shù)；劉中金，博士研究生；李 勇，博士；蘇 厲，講師；金德鵬、曾烈光，教授。

2013-03-06

2013-05-03E-mail：thucuibo@163.com

1000-3428(2014)05-0313-04

A

TP393