孫建光

摘要把基于信號完整性分析的高速數(shù)字PCB板設(shè)計(jì)方法和相對來說比較傳統(tǒng)的PCB設(shè)計(jì)進(jìn)行對比，文章主要介紹的就是PCB設(shè)計(jì)的方法，在設(shè)計(jì)的過程中，先對所有的速度數(shù)字信號建立PCB板級信號傳輸模型，然后對其傳輸?shù)哪Ｐ瓦M(jìn)行設(shè)計(jì)和分析。

關(guān)鍵詞信號完整性；設(shè)計(jì)的方法；分析模型

中圖分類號：TP274 文獻(xiàn)標(biāo)識碼：A 文章編號：1671-7597（2014）11-0054-02

由于集成電路輸出的開關(guān)速度處于不斷提高的環(huán)境中，PCB板相關(guān)的密度也在不斷的增加，信號完整性成為高速數(shù)字PCB板設(shè)計(jì)者比較關(guān)心的問題。對信號的完整性有著影響的主要分為三個(gè)因素：一是元器件和PCB板的相關(guān)參數(shù)；二是元器件在PCB板上相關(guān)的布局；三是速度信號進(jìn)行布線等，在一定程度上會使工作系統(tǒng)出現(xiàn)不穩(wěn)定的現(xiàn)象，嚴(yán)重就會導(dǎo)致系統(tǒng)不能進(jìn)行工作。在PCB板設(shè)計(jì)的過程中，影響信號完整性的因素要進(jìn)行充分的考慮，這也是PCB設(shè)計(jì)業(yè)中一個(gè)比較熱門的問題之一。

1信號完整性

信號完整性簡稱SI，主要是指信號在電路中不僅能夠以正確的時(shí)序體現(xiàn)響應(yīng)的能力，還能以正確的電壓做出響應(yīng)的能力。電路集達(dá)到電路芯片的過程中，電路中的信號是按時(shí)序、維持的時(shí)間內(nèi)以及電壓幅度進(jìn)行達(dá)到的，就說明該電路中有著比較好的信號完整性。如果信號在電路中不能夠進(jìn)行正常的反應(yīng)，就說明信號的完整性出現(xiàn)了問題。信號完整性的問題主要有：一是延遲；二是反射；三是串?dāng)_；四是同步切換噪聲；五是電磁干擾。

延遲主要指的就是信號在PCB板的導(dǎo)線上進(jìn)行有限速度的傳輸，信號開始是在發(fā)送端進(jìn)行發(fā)出，并發(fā)送到接收端，在這個(gè)過程中存在傳輸延遲。信號的延遲會在一定程度上對系統(tǒng)時(shí)序產(chǎn)生相應(yīng)的影響，在高速數(shù)字系統(tǒng)中，導(dǎo)線的長度以及導(dǎo)線周圍的介電常數(shù)是傳輸延遲的主要因素。

PCB板上的導(dǎo)線上有兩個(gè)阻抗，一是特征阻抗；二是負(fù)載阻抗，當(dāng)兩個(gè)阻抗得不到匹配的同時(shí)，信號到達(dá)接收端之后，就會有一些能量沿著傳輸線進(jìn)行返回的現(xiàn)象，導(dǎo)致信號波發(fā)生了畸變的現(xiàn)象，嚴(yán)重的還會使信號出現(xiàn)上下過沖，信號如果在傳輸線上進(jìn)行來回的反射，不僅會產(chǎn)生振鈴，還會出現(xiàn)環(huán)繞震蕩。

不僅PCB板上的任意兩個(gè)器件和導(dǎo)線不僅能夠互容，還能夠互感。如果當(dāng)一個(gè)器件的信號發(fā)生變化時(shí)，就會在互容和互感的情況下，對其他的器件產(chǎn)生一定的影響，也就是串?dāng)_。

如果PCB板上出現(xiàn)比較多信號進(jìn)行互換的現(xiàn)象時(shí)，電源線和地下線兩者之間存在一定的阻抗，就會產(chǎn)生出SSN，在地線上就會出現(xiàn)反彈噪聲，簡稱為地彈。不僅SSN的強(qiáng)度取決于集成電路I/O的特性，就連地彈的強(qiáng)度也是取決于集成電路I/O的特性，和其他一些電子設(shè)備是一樣的，PCB也存在EMI的問題，產(chǎn)生的主要因素，不僅和PCB板的布局方式有關(guān)，還和PCB板布線方式有關(guān)。

2相關(guān)的設(shè)計(jì)方法

針對SI 計(jì)算機(jī)對PCB設(shè)計(jì)方法為：把設(shè)計(jì)相關(guān)的內(nèi)容進(jìn)行輸入，首先輸入的就是原理圖設(shè)計(jì)，對其在SI模型下進(jìn)行SI仿真的分析，仿真分析之后在進(jìn)行PCB相關(guān)的設(shè)計(jì)，并對其設(shè)計(jì)進(jìn)行有效的加工，最后實(shí)行相關(guān)的測量和調(diào)試，在進(jìn)行調(diào)試的過程中，出現(xiàn)設(shè)計(jì)的原圖進(jìn)行相應(yīng)的修改，如果滿足調(diào)試相關(guān)的要求，就可以對設(shè)計(jì)進(jìn)行定型。

信號完整性分析的方法主要具有以下幾個(gè)方面特點(diǎn)：一是在對PCB進(jìn)行設(shè)計(jì)的前提下，必須要先建立高速數(shù)字信號傳輸?shù)腟I模型；二是對SI問題在SI模型中進(jìn)行相應(yīng)的仿真，并結(jié)合仿真的實(shí)際結(jié)構(gòu)，不僅要選擇比較合適的元器件類型，還要選擇比較合適的電路拓?fù)浣Y(jié)構(gòu)，作為原理圖在設(shè)計(jì)的過程中主要的依據(jù)；三是將設(shè)計(jì)的相關(guān)方案交到SI模型當(dāng)中，并對其進(jìn)行SI分析，不僅要結(jié)合元器件和PCB板參數(shù)公差存在的因素進(jìn)行考慮，還要對PCB圖版設(shè)計(jì)中的參數(shù)變化因素進(jìn)行考慮，對設(shè)計(jì)方案進(jìn)行深刻的分析；四是在圖形設(shè)計(jì)完成之后，各個(gè)高速數(shù)字信號不僅應(yīng)該具有連續(xù)的解空間，還要具有可實(shí)現(xiàn)的解空間，也就是PCB在范圍內(nèi)進(jìn)行變化、元件參數(shù)在范圍內(nèi)進(jìn)行變化、PCB板上布局具有一定的靈活性、PCB板上的信號也具有靈活性等情況下，對SI的相關(guān)要求都能夠得到一定的保證；五是PCB在進(jìn)行設(shè)計(jì)之前，獲得信號解空間上邊界值，就是PCB在設(shè)計(jì)過程中受到約束的條件，同時(shí)不僅是PCB布局設(shè)計(jì)的主要依據(jù)，還是PCB布線設(shè)計(jì)的主要依據(jù)；六是在PCB整個(gè)設(shè)計(jì)的過程中，將部分完成或者是全部完成的相關(guān)設(shè)計(jì)要送到SI模型當(dāng)中，對其進(jìn)行SI分析，看看設(shè)計(jì)出來的PCB版圖在設(shè)計(jì)的過程中是否符合SI的相關(guān)要求。如果在進(jìn)行SI仿真的過程中，仿真出來的結(jié)果不能滿足SI相關(guān)的要求，就要對PCB設(shè)計(jì)進(jìn)行修改，嚴(yán)重的就要對PCB原理圖設(shè)計(jì)進(jìn)行修改，這樣做的方法在一定程度上防止了PCB設(shè)計(jì)中出現(xiàn)的不當(dāng)，就會出現(xiàn)PCB進(jìn)行制作的現(xiàn)象。PCB在設(shè)計(jì)的過程中，制造出來的參數(shù)存在的公差范圍一定要在SI分析解空間的范圍之中；七是對已經(jīng)制造出來的PCB，要用儀器進(jìn)行再一次的檢測和調(diào)試，不僅驗(yàn)證SI模型的正確性，還要驗(yàn)證SI分析的正確性，還作為模型進(jìn)行修正的主要依據(jù)。

在SI模型正確方法基礎(chǔ)上以及SI分析方法正確的基礎(chǔ)上，對PCB板設(shè)計(jì)進(jìn)行較少的修改或者不用修改的前提下，就能夠?qū)ζ溥M(jìn)行最終的定稿，這樣不僅可以對產(chǎn)品開發(fā)的周期進(jìn)行了一定的縮短，還在一定程度上對產(chǎn)品開發(fā)的成本進(jìn)行了相應(yīng)的降低。

3總結(jié)

在對PCB板設(shè)計(jì)的過程中和設(shè)計(jì)完成后，都要對其進(jìn)行驗(yàn)證和檢測，進(jìn)一步保證SI模型的正確性和SI分析的正確性，在一定程度上促進(jìn)了高速數(shù)字PCB板的設(shè)計(jì)和開發(fā)，不僅對產(chǎn)品的性能在一定程度上得到了提高，對產(chǎn)品開發(fā)的周期也得到了相應(yīng)的縮短，對成品成本的開發(fā)起到了降低的作用。SI分析模型以及SI計(jì)算和分析算法在以后會得到不斷的完善和提高，SI進(jìn)行分析的PCB設(shè)計(jì)相關(guān)的方式，在以后的電子產(chǎn)品設(shè)計(jì)的過程中，將會得到比較廣泛的應(yīng)用。

參考文獻(xiàn)

[1]王宏偉，高梅國，韓月秋.基于VME總線SHARC并行處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].北京理工大學(xué)學(xué)報(bào)，2000，23（13）：130-138.

[2]張海，徐晶.信號完整性分析在雷達(dá)高度表硬件平臺設(shè)計(jì)上的應(yīng)用[A].四川省電子學(xué)會雷達(dá)與火控.電子線路與系統(tǒng)專業(yè)委員會學(xué)術(shù)交流會10周年優(yōu)秀論文集[C].2006：102-113.

[3]覃婕，閻波，林水生.基于Cadence_Allegro的高速PCB設(shè)計(jì)信號完整性分析與仿真[J].現(xiàn)代電子技術(shù)，2011，15（14）：130-139.

[4]楊洪軍，劉永亮，石琳.基于信號完整性的高速數(shù)據(jù)采集傳輸系統(tǒng)設(shè)計(jì)[J].計(jì)算機(jī)測量與控制，2011，16（01）：142-148.

[5]朱立妙，郭淑琴，沈旭東，周淑芬.千兆POF收發(fā)器設(shè)計(jì)中的信號完整性分析[A].浙江省信號處理學(xué)會2011學(xué)術(shù)年會論文集[C]，2011：103-115.

[6]高金祥.功能增強(qiáng)的信號完整性分析使Cadence客戶從容應(yīng)對低功耗設(shè)計(jì)[N].電子資訊時(shí)報(bào)，2005.

[7]陳元，丁偉，梁昌洪，張玉.高速PCB電路中平行微帶線的串?dāng)_研究[C].2005全國微波毫米波會議論文集（第三冊），2006：124-133.

[8]王格芳，譚業(yè)雙，王利眾，賈志軍.印制電路板紅外故障診斷儀[C].中國儀器儀表學(xué)會第三屆青年學(xué)術(shù)會議論文集（下），2001：102-113.

endprint