經(jīng)超+丁富舜

摘 要：本文首先論述了直接數(shù)字頻率合成（DDS）技術(shù)的發(fā)展，并將直接數(shù)字頻率合成技術(shù)與傳統(tǒng)的頻率合成技術(shù)進(jìn)行了比較。然后深入研究了DDS的工作原理和基本結(jié)構(gòu)，闡述了基于可編程邏輯器件（FPGA）實(shí)現(xiàn)DDS技術(shù)的意義。重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法。在系統(tǒng)設(shè)計(jì)的過程中，本文以Altera公司的FPGA芯片EP2C5T144C8為核心，利用開發(fā)工具Quartus II軟件，實(shí)現(xiàn)DDS設(shè)計(jì)。

關(guān)鍵詞：可編程邏輯器件 直接數(shù)字頻率合成 函數(shù)信號(hào)發(fā)生器

中圖分類號(hào)：G64 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2014）01（c）-0027-02

信號(hào)發(fā)生器又稱信號(hào)源或振蕩器，在生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛的應(yīng)用。能夠產(chǎn)生多種波形，如三角波、鋸齒波、方波、正弦波。正弦波的電路被稱為函數(shù)信號(hào)發(fā)生器。隨著可編程邏輯器件（FPGA）的不斷發(fā)展，直接數(shù)字頻率合成（DDS）技術(shù)應(yīng)用的愈加成熟，利用DDS原理在FPGA平臺(tái)上開發(fā)高性能的多種波形信號(hào)發(fā)生器與基于DDS芯片的信號(hào)發(fā)生器相比，成本更低，操作更加靈活，而且還能根據(jù)要求在線更新配置，系統(tǒng)開發(fā)趨于軟件化。

1 總體設(shè)計(jì)方案

DDS的基本原理是利用采樣定量，通過查表法產(chǎn)生波形。DDS的結(jié)構(gòu)有很多種，其基本的電路原理可用圖1來(lái)表示。

2 內(nèi)部模塊設(shè)計(jì)

2.1 相位累加器模塊

相位累加主要是利用頻率控制字和相位控制字來(lái)累加出尋址地址，N=N+M；address=N+P；其中N為累加寄存器，初期為0；M為頻率控制字；address為尋址地址。模塊端口有：時(shí)鐘輸入端口（接頂層模塊20 MHz時(shí)鐘），復(fù)位輸入端口（接頂層模塊復(fù)位端），10位頻率控制字輸入端口和10位相位控制輸入端口（分別接頂層模塊的10位頻率控制字輸入端口和10位相位控制輸入端口），地址輸出端口（將地址通過頂層模塊傳送給rom模塊，10位）（見圖2）。

累加器VHDL程序：

2.2 波形ROM模塊

本模塊的功能是通過傳送過來(lái)的地址，查找地址所對(duì)應(yīng)的數(shù)據(jù)，并將數(shù)據(jù)輸出。生成的模塊端口：地址輸入端口（接相位累加模塊傳送過來(lái)的地址，10位），時(shí)鐘輸入端口（接分頻后的時(shí)鐘），數(shù)據(jù)輸出端口（12位）。生成的mif文件如下：

2.3 D/A轉(zhuǎn)換電路模塊

由DDS產(chǎn)生的數(shù)字信號(hào)輸出后，必須經(jīng)過D/A轉(zhuǎn)換，變成模擬量后才能使用示波器來(lái)測(cè)量我們所產(chǎn)生的波形。該模塊主要由兩片DAC7512芯片組成，一片DAC7512芯片用于接收FPGA傳來(lái)的波形數(shù)據(jù)，將其轉(zhuǎn)化為模擬量輸出；另一片DAC7512芯片接收來(lái)自FPGA的波形幅度數(shù)據(jù)，用以產(chǎn)生相應(yīng)的幅度電壓，將其作為基準(zhǔn)電壓輸入到上一片芯片的基準(zhǔn)電壓輸入端口，實(shí)現(xiàn)輸出波形的幅度可調(diào)。

3 仿真結(jié)果及分析

3.1 三角波（見圖4）

分析：通過選擇信號(hào)設(shè)為001產(chǎn)生三角波的數(shù)據(jù)。三角波從0開始逐漸上升到最大值4095，再?gòu)淖畲笾到档偷?，依次循環(huán)此規(guī)律，符合實(shí)際波形的要求。

3.2 方波（見圖5）

分析：通過選擇信號(hào)設(shè)為010產(chǎn)生方波的數(shù)據(jù)。形成0與4095的交替，即就是高低電平的交替，跟實(shí)際波形相符。

3.3 鋸齒波（見圖6）

分析：通過選擇信號(hào)設(shè)為011產(chǎn)生鋸齒波的數(shù)據(jù)。鋸齒波從0直接跳到最大值4095，然后從最大值逐漸變成0，依次循環(huán)此規(guī)律，符合實(shí)際電路的要求。

3.4 梯形波（見圖7）

分析：通過選擇信號(hào)設(shè)為100產(chǎn)生梯形波的數(shù)據(jù)。梯形波從0逐漸上升到最大值4095并保持一段時(shí)間，然后從最大值逐漸下降到0并保持一段時(shí)間，依次循環(huán)此規(guī)律，符合實(shí)際電路中產(chǎn)生的梯形波的要求。

3.5 正弦波（見圖8）

分析：通過選擇信號(hào)設(shè)為101產(chǎn)生正弦波的數(shù)據(jù)。從2047上升到4046然后下降到52（由于只抽取了其中的幾個(gè)數(shù)據(jù)，所以沒有下降到0，這個(gè)代表著隨機(jī)性），并且依次循環(huán)此規(guī)律，符合實(shí)際波形的要求。

4 結(jié)語(yǔ)

波形發(fā)生器是信號(hào)源的一種，主要給被測(cè)電路提供所需要的已知信號(hào)（各種波形），然后用其他儀表測(cè)量感興趣的參數(shù)。多功能波形發(fā)生器采用FPGA器件作為核心控制部件，精度高穩(wěn)定性好，得到波形平滑，尤其是由于FPGA的高速度，能實(shí)現(xiàn)較高頻率的波形。目前我國(guó)已經(jīng)開始研制波形發(fā)生器，并取得了可喜的成果。但總的來(lái)說(shuō)，我國(guó)波形發(fā)生器還沒有形成真正的產(chǎn)業(yè)。就目前國(guó)內(nèi)的成熟產(chǎn)品來(lái)看，多為一些PC儀器插卡，獨(dú)立的儀器等都很少，并且我國(guó)現(xiàn)在的波形發(fā)生器的種類和性能都與國(guó)外同類產(chǎn)品存在較大的差距，因此，加緊對(duì)這類產(chǎn)品的研制起著至關(guān)重要的作用。

參考文獻(xiàn)

[1] 王美妮.基于FPGA的DDS的研究設(shè)計(jì)與實(shí)現(xiàn)[D].大連海事大學(xué)，2006.

[2] 劉洪利.基于DDS的可編程的波形發(fā)生器[J].國(guó)外電子測(cè)量技術(shù)，2008（8）：56-60.

[3] 王忠林.基于DDS技術(shù)的多功能信號(hào)發(fā)生器研究[D].山東大學(xué)，2007.

[4] 褚振勇.FPGA設(shè)計(jì)及應(yīng)用[M].3版.西安：西安電子科技大學(xué)出版社，2012：361-366.

[5] 鄭亞民，董曉舟.可編程邏輯器件開發(fā)軟件Quartus II[M].北京：國(guó)防工業(yè)出版社，2006：162-165.

[6] 王傳新.FPGA設(shè)計(jì)基礎(chǔ)[M].北京：高等教育出版社，2007：58-60.

[7] 張鵬南.基于Quartus II的VHDL數(shù)字系統(tǒng)設(shè)計(jì)入門與應(yīng)用實(shí)例[M].北京：電子工業(yè)出版社，2012：210-214.

[8] 高士友.基于FPGA的DDS信號(hào)發(fā)生器的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2009（16）：35-40.endprint

摘 要：本文首先論述了直接數(shù)字頻率合成（DDS）技術(shù)的發(fā)展，并將直接數(shù)字頻率合成技術(shù)與傳統(tǒng)的頻率合成技術(shù)進(jìn)行了比較。然后深入研究了DDS的工作原理和基本結(jié)構(gòu)，闡述了基于可編程邏輯器件（FPGA）實(shí)現(xiàn)DDS技術(shù)的意義。重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法。在系統(tǒng)設(shè)計(jì)的過程中，本文以Altera公司的FPGA芯片EP2C5T144C8為核心，利用開發(fā)工具Quartus II軟件，實(shí)現(xiàn)DDS設(shè)計(jì)。

關(guān)鍵詞：可編程邏輯器件 直接數(shù)字頻率合成 函數(shù)信號(hào)發(fā)生器

中圖分類號(hào)：G64 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2014）01（c）-0027-02

信號(hào)發(fā)生器又稱信號(hào)源或振蕩器，在生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛的應(yīng)用。能夠產(chǎn)生多種波形，如三角波、鋸齒波、方波、正弦波。正弦波的電路被稱為函數(shù)信號(hào)發(fā)生器。隨著可編程邏輯器件（FPGA）的不斷發(fā)展，直接數(shù)字頻率合成（DDS）技術(shù)應(yīng)用的愈加成熟，利用DDS原理在FPGA平臺(tái)上開發(fā)高性能的多種波形信號(hào)發(fā)生器與基于DDS芯片的信號(hào)發(fā)生器相比，成本更低，操作更加靈活，而且還能根據(jù)要求在線更新配置，系統(tǒng)開發(fā)趨于軟件化。

1 總體設(shè)計(jì)方案

DDS的基本原理是利用采樣定量，通過查表法產(chǎn)生波形。DDS的結(jié)構(gòu)有很多種，其基本的電路原理可用圖1來(lái)表示。

2 內(nèi)部模塊設(shè)計(jì)

2.1 相位累加器模塊

相位累加主要是利用頻率控制字和相位控制字來(lái)累加出尋址地址，N=N+M；address=N+P；其中N為累加寄存器，初期為0；M為頻率控制字；address為尋址地址。模塊端口有：時(shí)鐘輸入端口（接頂層模塊20 MHz時(shí)鐘），復(fù)位輸入端口（接頂層模塊復(fù)位端），10位頻率控制字輸入端口和10位相位控制輸入端口（分別接頂層模塊的10位頻率控制字輸入端口和10位相位控制輸入端口），地址輸出端口（將地址通過頂層模塊傳送給rom模塊，10位）（見圖2）。

累加器VHDL程序：

2.2 波形ROM模塊

本模塊的功能是通過傳送過來(lái)的地址，查找地址所對(duì)應(yīng)的數(shù)據(jù)，并將數(shù)據(jù)輸出。生成的模塊端口：地址輸入端口（接相位累加模塊傳送過來(lái)的地址，10位），時(shí)鐘輸入端口（接分頻后的時(shí)鐘），數(shù)據(jù)輸出端口（12位）。生成的mif文件如下：

2.3 D/A轉(zhuǎn)換電路模塊

由DDS產(chǎn)生的數(shù)字信號(hào)輸出后，必須經(jīng)過D/A轉(zhuǎn)換，變成模擬量后才能使用示波器來(lái)測(cè)量我們所產(chǎn)生的波形。該模塊主要由兩片DAC7512芯片組成，一片DAC7512芯片用于接收FPGA傳來(lái)的波形數(shù)據(jù)，將其轉(zhuǎn)化為模擬量輸出；另一片DAC7512芯片接收來(lái)自FPGA的波形幅度數(shù)據(jù)，用以產(chǎn)生相應(yīng)的幅度電壓，將其作為基準(zhǔn)電壓輸入到上一片芯片的基準(zhǔn)電壓輸入端口，實(shí)現(xiàn)輸出波形的幅度可調(diào)。

3 仿真結(jié)果及分析

3.1 三角波（見圖4）

分析：通過選擇信號(hào)設(shè)為001產(chǎn)生三角波的數(shù)據(jù)。三角波從0開始逐漸上升到最大值4095，再?gòu)淖畲笾到档偷?，依次循環(huán)此規(guī)律，符合實(shí)際波形的要求。

3.2 方波（見圖5）

分析：通過選擇信號(hào)設(shè)為010產(chǎn)生方波的數(shù)據(jù)。形成0與4095的交替，即就是高低電平的交替，跟實(shí)際波形相符。

3.3 鋸齒波（見圖6）

分析：通過選擇信號(hào)設(shè)為011產(chǎn)生鋸齒波的數(shù)據(jù)。鋸齒波從0直接跳到最大值4095，然后從最大值逐漸變成0，依次循環(huán)此規(guī)律，符合實(shí)際電路的要求。

3.4 梯形波（見圖7）

分析：通過選擇信號(hào)設(shè)為100產(chǎn)生梯形波的數(shù)據(jù)。梯形波從0逐漸上升到最大值4095并保持一段時(shí)間，然后從最大值逐漸下降到0并保持一段時(shí)間，依次循環(huán)此規(guī)律，符合實(shí)際電路中產(chǎn)生的梯形波的要求。

3.5 正弦波（見圖8）

分析：通過選擇信號(hào)設(shè)為101產(chǎn)生正弦波的數(shù)據(jù)。從2047上升到4046然后下降到52（由于只抽取了其中的幾個(gè)數(shù)據(jù)，所以沒有下降到0，這個(gè)代表著隨機(jī)性），并且依次循環(huán)此規(guī)律，符合實(shí)際波形的要求。

4 結(jié)語(yǔ)

波形發(fā)生器是信號(hào)源的一種，主要給被測(cè)電路提供所需要的已知信號(hào)（各種波形），然后用其他儀表測(cè)量感興趣的參數(shù)。多功能波形發(fā)生器采用FPGA器件作為核心控制部件，精度高穩(wěn)定性好，得到波形平滑，尤其是由于FPGA的高速度，能實(shí)現(xiàn)較高頻率的波形。目前我國(guó)已經(jīng)開始研制波形發(fā)生器，并取得了可喜的成果。但總的來(lái)說(shuō)，我國(guó)波形發(fā)生器還沒有形成真正的產(chǎn)業(yè)。就目前國(guó)內(nèi)的成熟產(chǎn)品來(lái)看，多為一些PC儀器插卡，獨(dú)立的儀器等都很少，并且我國(guó)現(xiàn)在的波形發(fā)生器的種類和性能都與國(guó)外同類產(chǎn)品存在較大的差距，因此，加緊對(duì)這類產(chǎn)品的研制起著至關(guān)重要的作用。

參考文獻(xiàn)

[1] 王美妮.基于FPGA的DDS的研究設(shè)計(jì)與實(shí)現(xiàn)[D].大連海事大學(xué)，2006.

[2] 劉洪利.基于DDS的可編程的波形發(fā)生器[J].國(guó)外電子測(cè)量技術(shù)，2008（8）：56-60.

[3] 王忠林.基于DDS技術(shù)的多功能信號(hào)發(fā)生器研究[D].山東大學(xué)，2007.

[4] 褚振勇.FPGA設(shè)計(jì)及應(yīng)用[M].3版.西安：西安電子科技大學(xué)出版社，2012：361-366.

[5] 鄭亞民，董曉舟.可編程邏輯器件開發(fā)軟件Quartus II[M].北京：國(guó)防工業(yè)出版社，2006：162-165.

[6] 王傳新.FPGA設(shè)計(jì)基礎(chǔ)[M].北京：高等教育出版社，2007：58-60.

[7] 張鵬南.基于Quartus II的VHDL數(shù)字系統(tǒng)設(shè)計(jì)入門與應(yīng)用實(shí)例[M].北京：電子工業(yè)出版社，2012：210-214.

[8] 高士友.基于FPGA的DDS信號(hào)發(fā)生器的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2009（16）：35-40.endprint

摘 要：本文首先論述了直接數(shù)字頻率合成（DDS）技術(shù)的發(fā)展，并將直接數(shù)字頻率合成技術(shù)與傳統(tǒng)的頻率合成技術(shù)進(jìn)行了比較。然后深入研究了DDS的工作原理和基本結(jié)構(gòu)，闡述了基于可編程邏輯器件（FPGA）實(shí)現(xiàn)DDS技術(shù)的意義。重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法。在系統(tǒng)設(shè)計(jì)的過程中，本文以Altera公司的FPGA芯片EP2C5T144C8為核心，利用開發(fā)工具Quartus II軟件，實(shí)現(xiàn)DDS設(shè)計(jì)。

關(guān)鍵詞：可編程邏輯器件 直接數(shù)字頻率合成 函數(shù)信號(hào)發(fā)生器

中圖分類號(hào)：G64 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2014）01（c）-0027-02

信號(hào)發(fā)生器又稱信號(hào)源或振蕩器，在生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛的應(yīng)用。能夠產(chǎn)生多種波形，如三角波、鋸齒波、方波、正弦波。正弦波的電路被稱為函數(shù)信號(hào)發(fā)生器。隨著可編程邏輯器件（FPGA）的不斷發(fā)展，直接數(shù)字頻率合成（DDS）技術(shù)應(yīng)用的愈加成熟，利用DDS原理在FPGA平臺(tái)上開發(fā)高性能的多種波形信號(hào)發(fā)生器與基于DDS芯片的信號(hào)發(fā)生器相比，成本更低，操作更加靈活，而且還能根據(jù)要求在線更新配置，系統(tǒng)開發(fā)趨于軟件化。

1 總體設(shè)計(jì)方案

DDS的基本原理是利用采樣定量，通過查表法產(chǎn)生波形。DDS的結(jié)構(gòu)有很多種，其基本的電路原理可用圖1來(lái)表示。

2 內(nèi)部模塊設(shè)計(jì)

2.1 相位累加器模塊

相位累加主要是利用頻率控制字和相位控制字來(lái)累加出尋址地址，N=N+M；address=N+P；其中N為累加寄存器，初期為0；M為頻率控制字；address為尋址地址。模塊端口有：時(shí)鐘輸入端口（接頂層模塊20 MHz時(shí)鐘），復(fù)位輸入端口（接頂層模塊復(fù)位端），10位頻率控制字輸入端口和10位相位控制輸入端口（分別接頂層模塊的10位頻率控制字輸入端口和10位相位控制輸入端口），地址輸出端口（將地址通過頂層模塊傳送給rom模塊，10位）（見圖2）。

累加器VHDL程序：

2.2 波形ROM模塊

本模塊的功能是通過傳送過來(lái)的地址，查找地址所對(duì)應(yīng)的數(shù)據(jù)，并將數(shù)據(jù)輸出。生成的模塊端口：地址輸入端口（接相位累加模塊傳送過來(lái)的地址，10位），時(shí)鐘輸入端口（接分頻后的時(shí)鐘），數(shù)據(jù)輸出端口（12位）。生成的mif文件如下：

2.3 D/A轉(zhuǎn)換電路模塊

由DDS產(chǎn)生的數(shù)字信號(hào)輸出后，必須經(jīng)過D/A轉(zhuǎn)換，變成模擬量后才能使用示波器來(lái)測(cè)量我們所產(chǎn)生的波形。該模塊主要由兩片DAC7512芯片組成，一片DAC7512芯片用于接收FPGA傳來(lái)的波形數(shù)據(jù)，將其轉(zhuǎn)化為模擬量輸出；另一片DAC7512芯片接收來(lái)自FPGA的波形幅度數(shù)據(jù)，用以產(chǎn)生相應(yīng)的幅度電壓，將其作為基準(zhǔn)電壓輸入到上一片芯片的基準(zhǔn)電壓輸入端口，實(shí)現(xiàn)輸出波形的幅度可調(diào)。

3 仿真結(jié)果及分析

3.1 三角波（見圖4）

分析：通過選擇信號(hào)設(shè)為001產(chǎn)生三角波的數(shù)據(jù)。三角波從0開始逐漸上升到最大值4095，再?gòu)淖畲笾到档偷?，依次循環(huán)此規(guī)律，符合實(shí)際波形的要求。

3.2 方波（見圖5）

分析：通過選擇信號(hào)設(shè)為010產(chǎn)生方波的數(shù)據(jù)。形成0與4095的交替，即就是高低電平的交替，跟實(shí)際波形相符。

3.3 鋸齒波（見圖6）

分析：通過選擇信號(hào)設(shè)為011產(chǎn)生鋸齒波的數(shù)據(jù)。鋸齒波從0直接跳到最大值4095，然后從最大值逐漸變成0，依次循環(huán)此規(guī)律，符合實(shí)際電路的要求。

3.4 梯形波（見圖7）

分析：通過選擇信號(hào)設(shè)為100產(chǎn)生梯形波的數(shù)據(jù)。梯形波從0逐漸上升到最大值4095并保持一段時(shí)間，然后從最大值逐漸下降到0并保持一段時(shí)間，依次循環(huán)此規(guī)律，符合實(shí)際電路中產(chǎn)生的梯形波的要求。

3.5 正弦波（見圖8）

分析：通過選擇信號(hào)設(shè)為101產(chǎn)生正弦波的數(shù)據(jù)。從2047上升到4046然后下降到52（由于只抽取了其中的幾個(gè)數(shù)據(jù)，所以沒有下降到0，這個(gè)代表著隨機(jī)性），并且依次循環(huán)此規(guī)律，符合實(shí)際波形的要求。

4 結(jié)語(yǔ)

波形發(fā)生器是信號(hào)源的一種，主要給被測(cè)電路提供所需要的已知信號(hào)（各種波形），然后用其他儀表測(cè)量感興趣的參數(shù)。多功能波形發(fā)生器采用FPGA器件作為核心控制部件，精度高穩(wěn)定性好，得到波形平滑，尤其是由于FPGA的高速度，能實(shí)現(xiàn)較高頻率的波形。目前我國(guó)已經(jīng)開始研制波形發(fā)生器，并取得了可喜的成果。但總的來(lái)說(shuō)，我國(guó)波形發(fā)生器還沒有形成真正的產(chǎn)業(yè)。就目前國(guó)內(nèi)的成熟產(chǎn)品來(lái)看，多為一些PC儀器插卡，獨(dú)立的儀器等都很少，并且我國(guó)現(xiàn)在的波形發(fā)生器的種類和性能都與國(guó)外同類產(chǎn)品存在較大的差距，因此，加緊對(duì)這類產(chǎn)品的研制起著至關(guān)重要的作用。

參考文獻(xiàn)

[1] 王美妮.基于FPGA的DDS的研究設(shè)計(jì)與實(shí)現(xiàn)[D].大連海事大學(xué)，2006.

[2] 劉洪利.基于DDS的可編程的波形發(fā)生器[J].國(guó)外電子測(cè)量技術(shù)，2008（8）：56-60.

[3] 王忠林.基于DDS技術(shù)的多功能信號(hào)發(fā)生器研究[D].山東大學(xué)，2007.

[4] 褚振勇.FPGA設(shè)計(jì)及應(yīng)用[M].3版.西安：西安電子科技大學(xué)出版社，2012：361-366.

[5] 鄭亞民，董曉舟.可編程邏輯器件開發(fā)軟件Quartus II[M].北京：國(guó)防工業(yè)出版社，2006：162-165.

[6] 王傳新.FPGA設(shè)計(jì)基礎(chǔ)[M].北京：高等教育出版社，2007：58-60.

[7] 張鵬南.基于Quartus II的VHDL數(shù)字系統(tǒng)設(shè)計(jì)入門與應(yīng)用實(shí)例[M].北京：電子工業(yè)出版社，2012：210-214.

[8] 高士友.基于FPGA的DDS信號(hào)發(fā)生器的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2009（16）：35-40.endprint