劉繼勇,趙 磊

(西安工業(yè)大學電子信息與工程學院,陜西西安,710032）

0 引言

隨著科學技術的發(fā)展進步，對激光測距系統(tǒng)要求的不斷提高，使得用傳統(tǒng)激光儀器設計方式方法無法滿足要求。脈沖-相位式激光測距方法的推出使研究激光系統(tǒng)設計具有現實和長遠意義?；诖朔N原因，為提高相位式激光測距系統(tǒng)的可靠性和控制精度，本文采用EP2C8Q208C8：這款FPGA芯片，完成脈沖-相位式激光測距系統(tǒng)測相技術的選擇及硬件電路的研究任務。

1 改進的時域數字鑒相器

改進的時域數字鑒相器主要分為CIC濾波器模塊、CORDIC相角計算模塊、本振正交信號模塊與乘法器模塊這四個模塊。

兩路信號相位的測量的原理相同，圖1展示的是其中一路信號相位測量原理圖

圖1 一路相角計算原理

乘積的結果包括直流信號部分和二倍頻部分這兩部分。經過CIC濾波器將二倍頻部分濾除掉，剩余的直流部分為。同時進行的操作，經過濾波器后的直流分量為兩部分直流分量有相同的幅值，使用CORDIC相角計算模塊就可以計算出相位差：令激光接收信號的相位為，接收信號可以表示為SB(t)=Acos(wt+θ2)，同樣可以測出即為發(fā)射和接收信號的相位差圖中展示的兩路本振正交信號是數字信號，它所對應的數字芯片有兩種，一個是FPGA芯片，一個是DSP芯片，而FPGA芯片更適用于本課題進行對數字信號的處理。原因主要有三個方面：一是在數字器件內部需要選用能夠同步完成數據處理的數字芯片，以便對兩路數字信號進行相位測量，而FPGA芯片符合這些要求，因為該芯片是基于可編程門陣列的；二是FPGA芯片符合流水線結構實現算法，同時CIC濾波器和CORDIC算法比較適合流水線結構實現，因此大量時間可被節(jié)??；三是鑒相器的設計中需要四個高位的乘法器，大部分FPGA內部都有豐富的乘法器資源嵌入，而低型號的DSP內部一般是達不到這個要求的，并且可以自己配置FPGA內部的乘法器位數。

2 基于FPGA的鑒相器硬件電路的實現

實現鑒相器的硬件電路是本課題研究的重要內容，鑒相器硬件電路框架主要分為四個模塊，分別是顯示模塊、FPGA最小系統(tǒng)模塊、正弦信號發(fā)生器模塊以及A/D采樣模塊。圖2所展示的就是鑒相器硬件電路實現的整體框圖：

圖2 鑒相器硬件電路整體框圖

A/D通道1 與A/D通道2分別負責對發(fā)射信號、接收信號進行A/D采樣。采用LCD12864（由128*64個內部點陣組成）完成顯示輸出，能夠將圖形、字符、漢字等顯示出來。正弦信號發(fā)生器使用的是DDS芯片AD9850，該款芯片能夠進行輸出信號頻率與控制相位。

2.1 FPGA系統(tǒng)硬件設計

FPGA系統(tǒng)由多部分組成，其中主要包括電源模塊、晶振模塊、FPGA芯片、SDRAM、AS模塊以及JTAG模塊。為FPGA提供在線調試由JTAG口負責，SDRAM為外置的數據模塊，AS將程序固化到EPCS中，上電后加載到FPGA上，穩(wěn)定的3.3V和1.2V電壓由電源模塊負責提供。圖3所展示的是JTAG模塊和AS模塊的硬件電路圖，如下：

2.2 A/D轉換模塊硬件電路設計

為了滿足濾波的需要，AD芯片的最低抽樣頻率為20MHz，經過篩選課題中選用A將AD芯片的最低抽樣頻率設為20MHz，以此來滿足濾波的需求。經過篩選、分析，最終在課題中選用芯片AD9225來完成采樣工作，該款芯片是由ADI公司生產的。圖4（a）展示的是信號的管腳圖，圖4（b）展示的是內部結構圖，如下：

圖4 AD9225芯片管腳圖和內部結構圖

AD芯片單電源供電便于電路設計，它所具備的特點較為明顯且實用，不僅高精度而且低功耗，適合用來實現數字便攜式設備。

2.2.1 時序圖

圖5所展示的是AD9225的時序圖，經觀察發(fā)現AD9225在每一個時鐘的上升沿完成A/D采樣，控制非常簡單。在高頻的轉換速率下采樣時鐘的占空比占空比為45%～55%。

圖5 AD9225時序圖

2.2.2 模擬信號輸入范圍

AD9225分別有VINA、VINB兩個模擬輸入引腳，電源電壓決定模擬輸入的范圍，最大值為AVDD+0.3V，最小值為AVSS-0.3V。

2.2.3 AD9225參考電壓和量程的選取

參考電壓VREF決定AD9225的量程，為參考電壓的二倍。SENCE引腳決定VREF的值，若SENCE與REFCOM相連，VREF是2.0V，量程是0～4V；若SENCE與VREF直接相連，VREF是1.0V，量程是0～2V；若SENCE通過電阻網絡與VREF相連，量程仍為0～2VREF，而 VREF 可以是 1.0～2.0V之間的任意值 ；若 SENCE 與AVDD相連，則 VREF由外部參考電壓源驅動。設計中將SENCE與REFCOM相連，即量程選擇0～4V。

2.2.4 AD9255數據的提取

硬件電路設計中FPGA芯片和AD9225芯片公用一個20MHz時鐘源，從而實現數據轉換和數據提取的同步。

圖6所展示的是A/D轉換部分硬件設計的電路圖，經觀察得知為方便單電源A/D芯片的數據采集，經過R37和R38對輸入信號進行直流偏置，將負值信號偏置到正值。

2.3 顯示模塊電路設計

LCD12864是一款液晶顯示器，顯示屏實質是128*64的點陣，內部有漢字和字符的譯碼器。供電電壓為3.3V～5V，具有實現畫面移動、光標顯示、睡眠模式設定等功能。

LCD12864硬件電路，其中VR4為一電阻器，用來調節(jié)顯示器的亮度。

3 結語

本文研究了相位式激光測距采用EP2C8Q208C8芯片在接收端對接收的信號同時進行相位和飛行時間的測量。這種方法實現起來比較方便，將復雜的操作轉移到數字芯片內部。此外，相位測量模塊使用高速A/D芯片完成4MHz的信號采樣，完成脈沖-相位式激光測距系統(tǒng)測相技術的選擇及硬件電路設計的研究任務。

[1]孔東.相位法激光測距儀的研究[D].西安電子科技大學,2007:44.

[2]王麗,許安濤,王瑛.激光器的發(fā)展及激光測距的方法[J].焦作大學學報,2007,10(4): 55-56.

[3]吳應明.便攜式脈沖激光測距儀的研制[D].西安電子科技大學,2009:18.

[4]楊建.基于DDS的激光測距儀硬件研究與設計[D].國防科技大學,2008:48.

[5]黃勇.基于Pspice的仿真分析與設計[J].湖北教育學院學報,2007,10(2):13.

[6]張慧,提高相位激光測距精確度的研究[J].精密制造與自動化,2007,1(3):24-26.

[7]葉林等.相位差的幾種測量方法和測量精度分析[J].電測與儀表,2006,12(4):34-37.