聶 楊，姚 君

(中國電子科技集團(tuán)公司第三十四研究所，廣西 桂林 541004)

隨著國內(nèi)對(duì)海洋資源探測加大投入力度，水下各種探測設(shè)備、管線交錯(cuò)復(fù)雜。水下傳感信號(hào)的采集傳輸是構(gòu)成水下安全防衛(wèi)系統(tǒng)的重要組成部分［1］。本設(shè)計(jì)可以將8 路水聲模擬信號(hào)A/D 采樣后用一根光纖傳輸?shù)桨渡系纳衔粰C(jī)進(jìn)行存儲(chǔ)和實(shí)時(shí)波形顯示，便于分析水下情況。

1 系統(tǒng)組成

多通道水聲同步光纖采集系統(tǒng)采用上位機(jī)和下位機(jī)模式，上位機(jī)放置在岸上，用于光電變換和信號(hào)存儲(chǔ)分析;下位機(jī)放置在水里面，負(fù)責(zé)將8 路水聽器的模擬信號(hào)進(jìn)行同步采集和電光變換。上位機(jī)和下位機(jī)之間用一根光纖進(jìn)行連接，可以將水下的信息實(shí)時(shí)傳輸?shù)桨渡线M(jìn)行存儲(chǔ)和分析。

2 硬件設(shè)計(jì)

2.1 下位機(jī)設(shè)計(jì)

下位機(jī)位于海底，要求體積小、重量輕，還要便于密封。同時(shí)由于工作在海底，對(duì)設(shè)備供電非常困難，需要將下位機(jī)的功耗設(shè)計(jì)到最低，因此在器件選擇時(shí)盡量選擇低功耗器件，同時(shí)電源部分采用DC/DC，盡量降低功率損耗和發(fā)熱。

下位機(jī)原理框圖如圖1 所示。

圖1 下位機(jī)原理框圖

8 路水聽器的模擬信號(hào)經(jīng)過濾波放大后進(jìn)入A/D 變換器的8 個(gè)輸入通道，F(xiàn)PGA 控制A/D 變換器的工作時(shí)序，并將A/D 采樣后的16 位并行數(shù)據(jù)讀出，然后進(jìn)行復(fù)用和8B/10 編碼，最后經(jīng)過電光變換后變成1 路光信號(hào)輸出。

A/D 轉(zhuǎn)換器采用MAXIM 公司的MAX11049 芯片，該芯片具有8 個(gè)通道的A/D 轉(zhuǎn)換器，采樣位數(shù)為16 bit，采樣速率可達(dá)250 ksps［2］。芯片每個(gè)通道都配有跟蹤保持電路，保證了每個(gè)通道的同時(shí)采樣。該芯片每路AD 輸入范圍為0 V～+5 V，輸入阻抗高達(dá)1 GΩ。A/D 轉(zhuǎn)換器時(shí)序圖如圖2 所示。

圖2 MAX11049 時(shí)序圖

FPGA 讀第一個(gè)時(shí)鐘低電平讀出的16 位并行數(shù)據(jù)為通道1 經(jīng)過采樣后的數(shù)據(jù)，第2 個(gè)時(shí)鐘低電平讀出的16 位并行數(shù)據(jù)為通道2 經(jīng)過采樣后的數(shù)據(jù)，依次類推。FPGA 讀出數(shù)據(jù)后將數(shù)據(jù)存入FIFO 中，然后讀完8 個(gè)通道數(shù)據(jù)后將8通道的所有數(shù)據(jù)按照一定的幀結(jié)構(gòu)進(jìn)行打包，然后經(jīng)過8B/10B 編碼后進(jìn)行并/串轉(zhuǎn)換輸出1 路高速的數(shù)字串行數(shù)據(jù)，該高速數(shù)據(jù)經(jīng)過電/光轉(zhuǎn)換電路將電信號(hào)變成光信號(hào)在光纖中進(jìn)行傳輸。

由于下位機(jī)是工作在海里，本采集存儲(chǔ)系統(tǒng)采用光電混合纜從岸上將高壓直流電傳輸?shù)较挛粰C(jī)，下位機(jī)再用DC/DC 轉(zhuǎn)換出設(shè)備所需的+5 V 和+3.3 V 電源。本設(shè)計(jì)采用的是德州儀器(TI)公司的LM5015 芯片，該芯片輸入電壓范圍寬，從4.25 V～75 V 均可，輸出電壓范圍在1.26 V～37 V，輸出電流可達(dá)1.4 A，完全滿足本設(shè)計(jì)的要求［3］。LM5015的原理圖如圖3 所示。

圖3 LM5015 原理圖

2.2 上位機(jī)設(shè)計(jì)

上位機(jī)設(shè)計(jì)為PCI 板卡形式，插于計(jì)算機(jī)PCI 接口。光信號(hào)經(jīng)過光/電轉(zhuǎn)換后變成1 路高速的數(shù)字信號(hào)，然后通過CDR 時(shí)鐘恢復(fù)提取，進(jìn)入到FPGA 進(jìn)行處理。電腦通過PCI接口實(shí)時(shí)讀取板卡中的數(shù)據(jù)信息到緩存中，一方面將數(shù)據(jù)寫入硬盤，另一方面通過軟件實(shí)時(shí)分析處理數(shù)據(jù)以及波形顯示。上位機(jī)原理框圖如圖4 所示。

圖4 上位機(jī)設(shè)計(jì)原理框圖

FPGA 按功能分為數(shù)據(jù)處理模塊、CPU 模塊、和PCI 總線控制模塊三部分。數(shù)據(jù)處理模塊完成串行數(shù)據(jù)信號(hào)的串/并轉(zhuǎn)換、以及10B/8B 解碼，恢復(fù)出A/D 轉(zhuǎn)換器的原始數(shù)據(jù)，寫入到FIFO 中。CPU 模塊主要完成數(shù)據(jù)總線的交互，分別對(duì)數(shù)據(jù)處理模塊的FIFO 和PCI 總線控制模塊讀寫數(shù)據(jù)，CPU 采用Altera 的NIOS II 軟核。PCI 總線控制模塊接在Avalon 總線上，可以直接通過Avalon 總線命令讀寫數(shù)據(jù)。對(duì)于CPU 模塊和PCI 控制模塊都可以由Altera 公司提供的Quartus II 軟件自帶的Qsys 來設(shè)計(jì)。Altera 提供了豐富的IP核，通過Avalon 總線連接成一個(gè)完整的系統(tǒng)，可以大大縮短開發(fā)周期。

3 上位機(jī)軟件設(shè)計(jì)

上位機(jī)軟件由前臺(tái)顯示軟件和后臺(tái)數(shù)據(jù)庫組成，前臺(tái)顯示軟件基于Microsoft Visual C++開發(fā)平臺(tái)和Windows XP操作系統(tǒng)，全圖形界面，使用方便，可以實(shí)時(shí)顯示8 路數(shù)據(jù)的模擬波形;后臺(tái)數(shù)據(jù)庫采用SQL Server 進(jìn)行設(shè)計(jì)，提供完備的數(shù)據(jù)庫安全性和大容量的數(shù)據(jù)存儲(chǔ)等管理［4，5］。

4 主要技術(shù)指標(biāo)

多通道水聲同步采集存儲(chǔ)系統(tǒng)經(jīng)測試，可以達(dá)到如下技術(shù)指標(biāo):

輸入信號(hào)頻率:20 Hz～40 kHz;

輸入幅度:0 V～+5 V;

信噪比:91 dB;

失真度:0.05%;

傳輸距離:80 km。

5 結(jié)束語

本設(shè)計(jì)采用同步采集技術(shù)，將8 通道水聽器的模擬信號(hào)同步采樣，通過光纖遠(yuǎn)距離傳輸?shù)桨渡掀脚_(tái)，并實(shí)現(xiàn)了信號(hào)的實(shí)時(shí)監(jiān)測及存儲(chǔ)，在PC 端編寫相關(guān)的分析軟件，即可對(duì)水下水聽器信號(hào)進(jìn)行實(shí)時(shí)分析處理。

［1］劉敏，惠力，楊立，等.水聲傳感器網(wǎng)絡(luò)及其在海洋監(jiān)測中的應(yīng)用研究［J］.山東科學(xué)，2010，23(2) ：22－27.

［2］Maxim Integrated Products.Data Sheet MAX11049 8-Channel，16-Bit，Simultaneous-Sampling ADCs ［Z］.2011.

［3］Texas Instruments Incorporated.LM5015 High Voltage Monolithic Two-Switch Forward DC-DC Regulator［Z］.2013.

［4］譚思亮，鄒超群.Visual C++串口通信技術(shù)［M］.北京：人民郵電出版社，2003.

［5］孫鑫，徐安萍.VC++深入祥解［M］.北京：電子工業(yè)出版社，2007.