車保川

摘 要：針對超聲波電源的負(fù)載存在頻率漂移這一特性，闡述了一種基于FPGA的數(shù)字鎖相環(huán)頻率自動跟蹤系統(tǒng)的設(shè)計(jì)原理及方法。利用XILINX公司生產(chǎn)的SPARTAN-3 FPGA控制芯片對各模塊進(jìn)行了軟件仿真，并且把各模塊整合到超聲波電源系統(tǒng)中進(jìn)行了實(shí)驗(yàn)驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，該超聲波電源具有電路簡單、頻率跟蹤性能好等特點(diǎn)。

關(guān)鍵詞：FPGA；數(shù)字鎖相環(huán)；頻率跟蹤；超聲波電源

超聲波電源在實(shí)際工作過程中，會因溫度變化、負(fù)載變化、工具磨損等因素，使負(fù)載的固有頻率發(fā)生變化。為了提高工作效率，應(yīng)使使超聲波電源工作在諧振狀態(tài)，即超聲波電源的輸出頻率能夠跟負(fù)載固有頻率一致。在傳統(tǒng)的實(shí)現(xiàn)方案中，主要采用CD4046、74HC4046等集成芯片構(gòu)成的模擬電路對負(fù)載電流進(jìn)行頻率跟蹤。但是，這些芯片，存在著頻率跟蹤范圍窄、可靠性差、功耗較大、集成度低、控制不夠靈活，通用性不強(qiáng)等問題。

用數(shù)字化控制代替模擬控制，能消除溫漂，有利于參數(shù)整定和參數(shù)調(diào)節(jié)，通過軟件程序的改變，方便地調(diào)整控制方案，同時(shí)可減少元器件數(shù)目、簡化硬件結(jié)構(gòu)。此外還可實(shí)行運(yùn)行數(shù)據(jù)的自動儲存和故障自動診斷，有利于實(shí)現(xiàn)電力電子裝置運(yùn)行的智能化。

本文采用了一種基于FPGA的數(shù)字鎖相環(huán)的實(shí)現(xiàn)方法，來對超聲波電源進(jìn)行頻率跟蹤。

1 數(shù)字鎖相環(huán)（DPLL）原理

所謂數(shù)字鎖相環(huán)路（DPLL）就是環(huán)路部件全部數(shù)字化，采用數(shù)字鑒相器（DPD）、數(shù)字環(huán)路濾波器（DLF）、數(shù)控振蕩器（DCO）構(gòu)成的鎖相環(huán)路，它比較輸入信號和振蕩器輸出信號之間的相位差，從而產(chǎn)生誤差控制信號來調(diào)整振蕩器的頻率，以達(dá)到與輸入信號同頻同相。

2 數(shù)字鎖相環(huán)的實(shí)現(xiàn)

在FPGA器件內(nèi)實(shí)現(xiàn)全數(shù)字鎖相環(huán)用途極廣，可以基于FPGA器件把全數(shù)字鎖相環(huán)路作為一個功能模塊嵌入FPGA器件中構(gòu)成片內(nèi)鎖相環(huán)。本文設(shè)計(jì)的鎖相電路，能夠使鎖相環(huán)快速進(jìn)入鎖定狀態(tài)，在最短時(shí)間內(nèi)正常工作并且提高輸出頻率的質(zhì)量。

全數(shù)字鎖相環(huán)路的結(jié)構(gòu)框圖如圖4所示。其中數(shù)字鑒相器由異或門構(gòu)成，數(shù)控振蕩器由加/減脈沖控制器和除N計(jì)數(shù)器組成?？赡嬗?jì)數(shù)器和加/減脈沖控制器的時(shí)鐘頻率分別為Mfc和2Nfc。這里fc是環(huán)路的中心頻率，一般情況下M=2N，且M和N為2的整數(shù)冪。

2.1 鑒相器的設(shè)計(jì)

異或門鑒相器用于比較輸入信號中u1的相位φ1與數(shù)控振蕩器輸出信號u2的相位φ21差，其輸出信號ud的相位φe，作為可逆計(jì)數(shù)器的計(jì)數(shù)方向控制信號。當(dāng)中 為低電平時(shí)（φ1和φ2有同極性時(shí)），可逆計(jì)數(shù)器作/加計(jì)數(shù)；反之，當(dāng)φe為高電平時(shí)，可逆計(jì)數(shù)器作減計(jì)數(shù)。

2.2 數(shù)字環(huán)路濾波器的設(shè)計(jì)

數(shù)字環(huán)路濾波器是由變?？赡嬗?jì)數(shù)器構(gòu)成的，該計(jì)數(shù)器設(shè)計(jì)為一個17位可編程（可變模數(shù)）可逆計(jì)數(shù)器，計(jì)數(shù)范圍由外部置數(shù)DCBA控制。假設(shè)系統(tǒng)工作無相位差，由鎖相環(huán)原理知，φ1和φ2的相位差為0，異或門鑒相器輸出是一個對稱的方波，因此可逆計(jì)數(shù)器在相同的時(shí)間間隔內(nèi)進(jìn)行加或減計(jì)數(shù)，只要K足夠大，那么從零開始的計(jì)數(shù)就不會溢出或不夠。進(jìn)位和借位脈沖可用來控制加/減脈沖控制器，使得其輸出的脈沖數(shù)根據(jù)進(jìn)位和借位來加上或者減去一些脈沖。實(shí)際上也就改變了加/減脈沖控制器的輸出頻率。

K?？赡嬗?jì)數(shù)器的輸出表達(dá)式為：

2.3 數(shù)控振蕩器的設(shè)計(jì)

數(shù)控振蕩器由加/減脈沖控制器和除N計(jì)數(shù)器組成的。加減電路的輸出表達(dá)式為

加/減脈沖控制器其實(shí)是一個增量/減量計(jì)數(shù)器。它和環(huán)路濾波器連用，如果在環(huán)路濾波器無進(jìn)位或借位的時(shí)候，加/減脈沖控制器對時(shí)鐘2Nfc進(jìn)行二分頻。當(dāng)加/減脈沖控制的輸入端輸入一個進(jìn)位脈沖時(shí)，輸出脈沖中通過該計(jì)數(shù)器內(nèi)部加上一個時(shí)鐘脈沖；反之，當(dāng)加/減脈沖控制的輸入端輸入一個借位脈沖時(shí)，輸出脈沖中就減去一個時(shí)鐘脈沖。因此通過借位和進(jìn)位脈沖可以使輸出頻率得到改變，輸出頻率能被進(jìn)位和借位脈沖的最高頻率控制在一個給定的范圍內(nèi)。

2.4 仿真結(jié)果與分析

把以上各模塊整合成一個系統(tǒng)即本系統(tǒng)的全數(shù)字鎖相環(huán)電路。取K=16，在（0～100us）時(shí)間段內(nèi)進(jìn)行仿真。clk信號頻率為l0MHz，（c1k即2Nfc）；取u1信號頻率為50KHz

當(dāng)鎖相環(huán)輸入信號u1，頻率發(fā)生變化時(shí)鎖相環(huán)輸出信號u2在幾個信號周期內(nèi)即可實(shí)現(xiàn)對u1的跟蹤鎖定。

鎖相環(huán)當(dāng)中的鑒相器與數(shù)控振蕩器選定后，鎖相環(huán)的性能很大程度依賴于數(shù)字環(huán)路濾波器的參數(shù)設(shè)置。環(huán)路濾波器采用了K模計(jì)數(shù)器。其功能就是對相位誤差序列計(jì)數(shù)即濾波，并輸出相應(yīng)的進(jìn)位脈沖或是借位脈沖，來調(diào)整數(shù)控振蕩器輸出信號的相位（或頻率），從而實(shí)現(xiàn)相位控制和鎖定。K模計(jì)數(shù)器作為濾波器有效地濾除了噪聲對環(huán)路的干擾作用。

模K愈大，環(huán)路進(jìn)入鎖定狀態(tài)的時(shí)間越長，K取得過大，對抑制噪聲減少相位抖動有利，但是同時(shí)又加大了環(huán)路進(jìn)入鎖定狀態(tài)的時(shí)間。反之，K取得過小，可以加速環(huán)路的鎖定，而對噪聲的抑制能力卻隨之降低。所以在此選取K=16。當(dāng)輸入信號頻率在100KHz～l0KHz之間調(diào)節(jié)時(shí)，均可實(shí)現(xiàn)相位的鎖定。

3 實(shí)驗(yàn)結(jié)果與結(jié)論

在此以3KW/25KHZ的超聲波電源為實(shí)驗(yàn)對象。圖2是頻率跟蹤后穩(wěn)態(tài)的輸出電壓和電流波形。從圖中可以看出頻率跟蹤后超聲波電源工作在接近諧振狀態(tài)，電壓和電流的相位幾乎同步，達(dá)到了很好的跟蹤效果。結(jié)果表明用FPGA器件實(shí)現(xiàn)的數(shù)字鎖相電路在超聲波電源的應(yīng)用中具有良好的表現(xiàn)。

[參考文獻(xiàn)]

[1]黃洪彬.基于FPGA的超聲波電源頻率自動跟蹤系統(tǒng)設(shè)計(jì)[J].[電加工與模具].2013.3.

[2]王鴻麟，景占榮.通信基礎(chǔ)電源[M].西安：西安電子科技大學(xué)出版社.2001.

[3]湖春華.數(shù)字鎖相環(huán)路原理與應(yīng)用[M].上海：上?？茖W(xué)技術(shù)出版社.1990.

[4]馬慶強(qiáng).基于可編程器件的高頻感應(yīng)加熱電源的研究[D]：[碩士學(xué)位論文].濟(jì)南：山東大學(xué).2006.