王小強，孫宇

（工業(yè)和信息化部電子第五研究所，廣東 廣州 510610）

SpaceWire系統(tǒng)芯片測試技術

王小強，孫宇

（工業(yè)和信息化部電子第五研究所，廣東 廣州 510610）

SpaceWire總線是一種專門用于空間高速數(shù)據(jù)傳輸?shù)男滦涂偩€，針對該總線設計的系統(tǒng)芯片是實現(xiàn)高速傳輸通信的關鍵，其指標的優(yōu)劣決定著系統(tǒng)的優(yōu)劣。以AT7911E為例，分析了該類芯片的結構特點，針對主要參數(shù)進行了測試分析，并提出了集成電路自動測試系統(tǒng)與協(xié)議功能測試相結合的綜合測試方法，實現(xiàn)了芯片全面的性能測試驗證，對于SpaceW ire系統(tǒng)芯片的測試具有指導意義。

系統(tǒng)芯片；結構特點；主要參數(shù)；自動測試系統(tǒng)；協(xié)議功能測試

0 引言

隨著航天科技的不斷進步、航天技術的應用領域的不斷拓展以及航天器 （包括衛(wèi)星、載人和貨運飛船、空間站、月球探測器以及深空探測器等）的功能的不斷提升，航天器內部設備處理數(shù)據(jù)的強度和交換信息的數(shù)量變得越來越大了。面對越來越復雜的數(shù)據(jù)處理需求，越來越多的外圍設備超出了原總線例如1553等的處理能力，這對航天器設備系統(tǒng)網(wǎng)絡性能的改善提出了新的挑戰(zhàn)。

SpaceWire總線是 ESA與 NASA、JAXA和RKA等國際空間組織合作，基于IEEE 1355和IEEE 1596.3兩個商用標準，通過對IEEE 1355可靠性、功耗等方面的改進，使其能夠更好地滿足航空航天應用而提出的一種專門用于空間高速數(shù)據(jù)傳輸?shù)目偩€標準。SpaceWire網(wǎng)絡具有成本低、速度以及容錯高等特點，總線的單線速率最高可達400 Mbps[1]。針對上述總線協(xié)議，英國的STARDundee公司推出了協(xié)議相關產品的IP核，并授權ATMEL公司生產相關的系統(tǒng)芯片產品，主要包括節(jié)點芯片AT7911E和AT7912E、路由芯片AT7910E，以及遠程終端控制芯片AT7913E等系列產品。

由于國內的應用需求強烈，國內多家科研院所先后開展了航天器SpaceWire信息網(wǎng)絡構建與IP核的國產化研究，同時對SpaceWire系統(tǒng)芯片產品的功能測試驗證方法提出了迫切需求，因此，本文通過對產品的結構以及SpaceWire總線協(xié)議等進行分析，提出了集成電路自動測試系統(tǒng) （ATE：Atomatic Test Equipment）與總線協(xié)議分析相結合的Spacewiret系統(tǒng)芯片的測試方法。

1 芯片的基本架構

1.1 結構特點

以ATMEL公司3通道SpaceWire高速信號控制器AT7911E為例進行分析，該器件由5大部分組成[2]，其結構框圖如圖1所示。

a）3組雙向SpaceWire數(shù)據(jù)通道

每組通道包含接收、發(fā)送、協(xié)議處理單元以及數(shù)據(jù)接口。其中，協(xié)議處理單元是整個器件的關鍵部分。

b）通信存儲接口

該部分通過控制存儲器地址，存儲通過總線接收或發(fā)送的數(shù)據(jù)。

c）主機控制接口

該部分完成對芯片的狀態(tài)控制，通過控制芯片的字讀寫操作來實現(xiàn)對芯片的功能控制。

d）協(xié)議命令接口

通過專用信號引腳來收集與內部協(xié)議處理單元有關的信息。

e）邊界掃描測試接口

提供與IEEE1149.1兼容的掃描測試端口。

圖1芯片的基本架構

2.2 協(xié)議功能

SpaceWire總線有點到點連接和基于路由的連接2種基本連接方式，在同一網(wǎng)絡中可以同時使用多條總線，網(wǎng)絡拓撲具有很高的自由度。如果設備間各條連接總線的數(shù)據(jù)傳輸?shù)乃俣炔桓撸瑒t可通過增加總線的數(shù)量的方式來成倍地提高整個網(wǎng)絡的數(shù)據(jù)傳輸速度[3]。各相關儀器設備通過SpaceWire系統(tǒng)芯片進行連接，芯片主要完成基于SpaceWire總線協(xié)議的信息控制和交換功能。

a）點到點連接

SpaceW ire總線應用最多、最廣泛的連接方式為點到點的連接方式，設備通過SpaceWire總線與大容量存儲單元連接，典型的連接方式如圖2所示。

圖2點到點連接方式

這種結構具有連接簡單、單位傳輸數(shù)據(jù)率功耗低、應用中可以全帶寬傳輸?shù)葍?yōu)點，同時也存在一定的缺點。例如：該結構中無冗余單元，如果傳輸路徑出現(xiàn)故障，設備將可能因無法連接而丟失；此外，當未全速傳輸時，帶寬的利用效率也比較低。

2）基于路由的連接

SpaceWire路由器可以允許更多的設備進行數(shù)據(jù)交換。典型的基于路由器的連接方式如圖3所示。

該架構具有多變靈活的結構、所有節(jié)點上的設備均能夠通過路由與其他的設備進行數(shù)據(jù)交換、數(shù)據(jù)及控制可以通過網(wǎng)絡實現(xiàn)、控制信息流通常可以與數(shù)據(jù)流分開等優(yōu)點，但存在需要考慮信息堵塞情況、路由存在潛在單點故障以及系統(tǒng)會增加路由器的功率消耗等缺點。

圖3基于路由的連接方式

2.3 參數(shù)分析

通過對該產品的性能參數(shù)進行分析，發(fā)現(xiàn)該類芯片的性能指標主要包括系統(tǒng)功能測試 （Function Test）、直流電參數(shù) （DC Electrical Characteristics）、交流參數(shù) （ACElectrical Characteristics）3大部分。直流電參數(shù)主要描述了引腳接口的端口特性，交流參數(shù)主要描述了引腳接口的時序特性。相關參數(shù)的描述如表1所示。

2 測試方法

2.1 交直流參數(shù)測試

芯片出廠前都必須經(jīng)過測試驗證以保證芯片的質量，傳統(tǒng)芯片的測試主要是基于ATE進行的，ATE是一種集成了多種測試功能的測試設備，具有數(shù)字測試分析、電源和信號采集分析以及混合信號分析等測試能力，系統(tǒng)可靠，測試效率高，能夠迅速地完成產品的直流電參數(shù)、交流參數(shù)的測試[4]。

參數(shù)測試的基本原理如下所述。

a）根據(jù)反映端口特性的測試向量轉換為ATE可以識別的邏輯狀態(tài)文件，內容包括輸入狀態(tài)、時序設置和輸出狀態(tài)等相關文件。

b）在ATE的編程控制軟件系統(tǒng)中，完成輸入輸出時序控制設置等相關操作，包括格式化輸入數(shù)據(jù)、端口控制以及輸入輸出時序控制等。

c）在不同的時序時刻，待測器件的每個引腳輸出狀態(tài)與正常輸出文件進行比較，所有時刻一致則判斷時序功能正常，在此基礎上完成輸入輸出電平、帶負載能力以及時序采樣等測量工作，實現(xiàn)交直流參數(shù)的測試。

交直流參數(shù)測試的基本原理圖如圖4所示。

表1 主要參數(shù)

圖4 交直流參數(shù)測試原理圖

利用ATE測試系統(tǒng)，通信存儲接口、主機控制接口、協(xié)議命令接口、邊界掃描測試接口和SpaceWire總線接口等的交直流參數(shù)能夠得到精確的定量測量，但是SpaceWire系統(tǒng)芯片的協(xié)議組網(wǎng)功能測試無法在ATE測試系統(tǒng)上完成，該系統(tǒng)功能需要通過其他的手段進行測試驗證。

2.2 協(xié)議功能測試

為了驗證SpaceWire系統(tǒng)芯片兼容SpaceWire標準ECSS-E-50-12A，需要對協(xié)議的兼容性開展測試，對應在芯片上，即需要對芯片內部SpaceWire數(shù)據(jù)通道中協(xié)議處理單元的功能進行驗證。

協(xié)議功能測試需要利用專用的協(xié)議一致性測試儀搭建協(xié)議測試系統(tǒng)，系統(tǒng)包括控制PC、待測芯片以及協(xié)議一致性測試儀等，測試系統(tǒng)的架構如圖5所示?？刂芇C控制整個測試過程，以及通訊過程的實時監(jiān)控。待測芯片或基于路由的芯片網(wǎng)絡，需要以測試板形式測試，板上包括供電、數(shù)據(jù)交換接口等。串口能夠用于被測電路測試板的配置、測試程序的下載以及將被測電路的狀態(tài)信息發(fā)送到控制PC上等過程中，控制PC接受到的信息會在顯示器上實時顯示。

圖5 協(xié)議測試驗證框圖

功能協(xié)議測試主要通過軟件進行控制，采用大量的測試用例，發(fā)送或接收廣播消息、信息標識、數(shù)據(jù)位和命令控制的信息，并根據(jù)通信協(xié)議判斷數(shù)據(jù)接收的有效性和準確性，實現(xiàn)SpaceWire器件的協(xié)議兼容性[5]。

3 結束語

本文通過對SpaceWire系統(tǒng)芯片開展結構分析，對芯片的參數(shù)進行了總結分類，針對參數(shù)的特點以及協(xié)議功能測試提出了系統(tǒng)全面的測試解決方案，即ATE測試系統(tǒng)與協(xié)議測試系統(tǒng)聯(lián)合測試。該測試方法既實現(xiàn)了芯片的交直流參數(shù)的定量精確測試，又完成了對芯片協(xié)議功能的設計驗證，為行業(yè)內該類芯片的質量控制、設計驗證提供了技術指導。

[1]徐曙清，王震，董瑤海，等.SpaceW ire與SpaceFibre高速總線發(fā)展與研究 [J].上海航天，2014，31（1）：29-36.

[2]AT7911E triple SpaceWire links high speed controller [DB/OL].ATMEL，7737B–AERO–05/08.

[3]STEVE Parkes.SpaceWire User's Guide[M].STARDundee Limited，2012.

[4]陳新軍.基于ATE的LVDS芯片測試技術 [J].電子產品可靠性與環(huán)境試驗，2012，30（S1）：207-210.

[5]ECSS-E-ST-50-12C-2008，SpaceWire-Links，nodes，routers and networks[S].

SpaceW ire System Chip Testing Technology

WANG Xiao-qiang，SUN Yu
（CEPREI，Guangzhou 510610，China）

SpaceW ire is a new bus standard used for high speed data transmission between space instruments.And the system chip designed for it is the key to realize high speed transmission，whose quality determines the merits of the system.Taking AT7911E as an example，the structure characteristics of the chip are analyzed， and the main parameters are tested.At last，a comprehensive test method combining ATE and protocol function test is put forward， which achieves the overall performance testing and verification of system chip and has the guiding significance for the test of SpareWire system chip.

system chip；structure characteristics；main parameter；ATE；protocol function test

TN 407

：A

：1672-5468（2015）05-0024-04

10.3969/j.issn.1672-5468.2015.05.006

2015-05-21

王小強 （1982-），男，江蘇宿遷人，工業(yè)和信息化部電子第五研究所元器件中心高級工程師，從事集成電路測試驗證研究工作。