陳翔

英特爾14nm處理器的上市讓更多人意識到，處理器制程更新?lián)Q代的時候到了。而在FPGA領(lǐng)域，賽靈思（Xilinx）也在羊年伊始率先推出了16nm產(chǎn)品。目前，在市場主流的28nm產(chǎn)品中，賽靈思市場份額高達70%，但在追求制造工藝的道路上它又接連發(fā)力，去年12月才宣布量產(chǎn)20nm產(chǎn)品，現(xiàn)在又率先發(fā)布16nm 產(chǎn)品，并計劃于年底發(fā)布樣片。

FinFET+的秘密

據(jù)悉，賽靈思全新的16nm UltraScale+產(chǎn)品系列包括FPGA、3DIC和MPSoC，基于臺積電公司最新的16 FinFET+ 3D晶體管技術(shù)，大幅提升了性能功耗比。賽靈思公司全球高級副總裁、亞太區(qū)執(zhí)行總裁湯立人表示，和90nm到40nm產(chǎn)品演進不同，28nm會在相當長的時期里成為目前市場主流的產(chǎn)品，而20nm和16nm產(chǎn)品，將會針對特定用戶并滿足下一代設(shè)計的需求。據(jù)悉，此次最新發(fā)布的16nm UltraScale+產(chǎn)品系列就主攻LTE Advanced、早期5G無線、Tb級有線通信、汽車高級駕駛員輔助系統(tǒng)（ADAS），以及工業(yè)物聯(lián)網(wǎng)五大下一代關(guān)鍵應用。

與x86處理器相比，F(xiàn)PGA要更為復雜，價格更為昂貴。湯立人表示，16nm UltraScale+產(chǎn)品系列采用的工藝不是16nm FinFET，而是16nm FinFET+。“雖然16nm FinFET從制程工藝上比不上英特爾、三星的14nm FinFET，但FinFET+則相當先進，性能可以提高15%，功耗則降低30%?！?/p>

超出工藝價值

可以說，全新16nm UltraScale+產(chǎn)品系列為賽靈思實現(xiàn)“可編程取代ASIC和ASSP”的藍圖提供了產(chǎn)品基礎(chǔ)。通過系統(tǒng)級的優(yōu)化，UltraScale+ 所提供的價值超過了傳統(tǒng)工藝節(jié)點移植所帶來的價值，系統(tǒng)級性能功耗比28nm器件提升了2至5倍，還實現(xiàn)了領(lǐng)先的系統(tǒng)集成度和智能化，以及最高級別的安全性。這主要應用到了如下幾種創(chuàng)新技術(shù)。.

存儲器增強型可編程器件：通過對SRAM 集成的支持， UltraRAM解決了影響FPGA和SoC系統(tǒng)性能和功耗的最大瓶頸之一。設(shè)計人員通過緊密集成大量嵌入式存儲器與相關(guān)處理引擎，不僅能實現(xiàn)更高的系統(tǒng)性能功耗比，并可降低材料清單（BOM）成本。

SmartConnect技術(shù)：SmartConnect是一種新的創(chuàng)新型FPGA互聯(lián)優(yōu)化技術(shù)，通過智能系統(tǒng)級互聯(lián)優(yōu)化，可額外提供20%到30%的性能、面積和功耗優(yōu)勢。而UltraScale架構(gòu)通過重新架構(gòu)布線、時鐘和邏輯結(jié)構(gòu)能夠解決芯片級的互聯(lián)瓶頸，SmartConnect則通過應用互聯(lián)拓撲優(yōu)化滿足特定設(shè)計的吞吐量和時延要求，同時縮小互聯(lián)邏輯面積。

業(yè)界首項 3D-on-3D技術(shù)：高端UltraScale+系列集合了3D晶體管和賽靈思第三代3D ?IC的組合功耗優(yōu)勢。正如FinFET相比平面晶體管實現(xiàn)性能功耗比非線性提升一樣，3D IC相比單個器件實現(xiàn)系統(tǒng)集成度和單位功耗帶寬的非線性提升。

異構(gòu)多處理技術(shù)：全新Zynq UltraScale MPSoC通過部署上述所有FPGA技術(shù)，能夠?qū)崿F(xiàn)“為合適任務(wù)提供合適引擎”，相對此前解決方案可將系統(tǒng)級性能功耗比提升約5倍。單獨的安全單元可實現(xiàn)軍事級的安全解決方案，諸如安全啟動、密鑰與庫管理和防破壞功能等，這些都是設(shè)備間通信和工業(yè)物聯(lián)網(wǎng)應用的標準需求。