楊湲++肖順文++鄒貴祥++易歡++李怡琳

摘要：根據(jù)FSK調(diào)制和解調(diào)的原理，設(shè)計了一種基于 FPGA 芯片的FSK調(diào)制解調(diào)器。本系統(tǒng)采用頻率鍵控法設(shè)計調(diào)制模塊，利用過零檢測法實現(xiàn)解調(diào)模塊。測試結(jié)果表明：fsk解調(diào)信號波形和輸入基帶信號波形一致，滿足系統(tǒng)的設(shè)計要求，整個系統(tǒng)具有較高穩(wěn)定性。

關(guān)鍵詞：FPGA 移頻鍵控 過零檢測法

中圖分類號：TN914.3 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-9416（2014）12-0161-02

1 前言

FSK（Frequency-shift keying）頻移鍵控是利用基帶數(shù)字信號離散取值特點去鍵控載波頻率以傳遞信息的一種數(shù)字調(diào)制技術(shù)，用FSK來實現(xiàn)調(diào)制過程具有轉(zhuǎn)換速度快、波形好、穩(wěn)定度高、電路結(jié)構(gòu)簡單、抗干擾能力強等優(yōu)點，因此FSK調(diào)制技術(shù)在數(shù)據(jù)傳輸中廣泛應(yīng)用[1，2]。在本設(shè)計中，調(diào)制器與解調(diào)器均采用模塊化設(shè)計方法實現(xiàn)。在調(diào)制中，根據(jù)基帶信號的變化控制頻率成分的輸出，以此實現(xiàn)利用輸出頻率的變化來傳遞數(shù)字信息。解調(diào)則是采用過零檢測法實現(xiàn)，即在一個檢測周期，計數(shù)上升沿的個數(shù)，根據(jù)上升沿個數(shù)判斷頻率的大小，從而判斷出輸入的是“0”還是“1”。本設(shè)計中調(diào)制解調(diào)系統(tǒng)采用頂層設(shè)計方法，簡化了設(shè)計的復(fù)雜性、加快了設(shè)計速度。

2 調(diào)制、解調(diào)原理

本設(shè)計中調(diào)制系統(tǒng)采用FSK調(diào)制，它是輸出頻率隨數(shù)字信號而變化的一種調(diào)制方式，即利用數(shù)字基帶信號去控制選擇開關(guān)來改變輸出的頻率成分，從而實現(xiàn)FSK調(diào)制[1]。在2FSK中，設(shè)0對應(yīng)的載波頻率ω1，1對應(yīng)的載波頻率ω2，則其表達(dá)式如（1）所示[3]：

特別地，在正交解調(diào)中，過零檢測法結(jié)構(gòu)簡單、易于實現(xiàn)、對增益起伏不敏感，因此本設(shè)計采用該方法進(jìn)行信號解調(diào)。在過零檢測法中，信號頻率的高低是由在一個單位時間內(nèi)，信號波形通過零電平軸的次數(shù)來確定的，因此采用過零檢測法，測出過零點數(shù)，便可判斷相關(guān)的頻率成分[4]。

3 調(diào)制、解調(diào)電路結(jié)構(gòu)

調(diào)制、解調(diào)電路結(jié)構(gòu)如圖1所示[4]，基帶信號輸入到寄存器保存信息，再由寄存器輸出信號，控制二選一選通開關(guān)，使其中一路頻率輸出，便得到調(diào)制fsk信號。將fsk信號輸入到解調(diào)器中，用一個寄存器保存已調(diào)信號，當(dāng)時鐘上升沿到來的時候，計數(shù)器Ⅰ計數(shù)一次，計數(shù)值為10時清零，當(dāng)fsk信號的上升沿到來時，計數(shù)器Ⅱ計數(shù)一次，在計數(shù)器Ⅰ記數(shù)到10 時清零。判決器的功能是：以10個時鐘信號為周期，在計數(shù)器Ⅰ計數(shù)值為9 時，對計數(shù)器Ⅱ計數(shù)值進(jìn)行判決，計數(shù)器Ⅱ的數(shù)值小于2輸出“1”，否則輸出“0”，輸出結(jié)果即為解調(diào)信號[7，8]。

4 調(diào)制、解調(diào)硬件電路設(shè)計

調(diào)制原理圖如圖2所示，clk為2MHz時鐘脈沖信號輸入，jishuqi1輸出頻率為500KHz的載波f1，f1輸入到xuanzeqi的a端，jishuqi2輸出頻率為100KHz的載波f2，f2輸入到xuanzeqi的b端。由inn信號控制xuanzeqi，使f1、f2其中的一路頻率輸出。

解調(diào)原理圖如圖3所示，將調(diào)制器輸出的fsk信號連接到解調(diào)器的fsk端，調(diào)制信號經(jīng)過解調(diào)器解調(diào)后得到outt信號。

5 調(diào)制、解調(diào)仿真結(jié)果

調(diào)制設(shè)計仿真圖如圖4所示，從仿真圖看出輸入的時鐘脈沖為2MHz，經(jīng)4分頻后得到500KHz的載波f1，經(jīng)20分頻后得到100KHz的載波f2，fsk是輸出的調(diào)制信號。

解調(diào)設(shè)計仿真圖如圖5所示，從仿真圖看出，輸出信號和輸入信號波形完全一致，系統(tǒng)具有可靠的穩(wěn)定性，能夠滿足設(shè)計的要求。

6 結(jié)語

本設(shè)計的調(diào)制解調(diào)系統(tǒng)是以Quartus II 9.0軟件為操作平臺，基于VHDL語言進(jìn)行設(shè)計，利用模塊化設(shè)計，簡化了電路，提高了運算的速度，實現(xiàn)了調(diào)制解調(diào)的相關(guān)功能，并且提高了系統(tǒng)穩(wěn)定性。

參考文獻(xiàn)

[1]張志聰.2FSK解調(diào)器前端設(shè)計[D].四川成都：電子科技大學(xué)，2010：3-4.

[2]林德彬，楊錦輝.無線編碼解碼控制系統(tǒng)的設(shè)計與實踐[J].西安航空技術(shù)高等專科學(xué)校學(xué)報，2006，24（5）：24-26.

[3]周志法，艾文，張堯琴.基于FPGA的2FSK數(shù)字信號調(diào)制解調(diào)[J].電子科技，2012，25（3）：121-123.

[4]劉家慶.基于VHDL的2FSK調(diào)制解調(diào)器設(shè)計[J].電子技術(shù)，2010：73-75.

[5]楊小牛，樓才義，徐建良.軟件無線電技術(shù)與應(yīng)用[M].北京：北京理工大學(xué)出版社，2010.

[6]馬琳.基于軟件無線電的FM解調(diào)算法研究[D].哈爾濱：哈爾濱理工大學(xué)，2012：18-20.

[7]吳志偉.基于FPGA的調(diào)制解調(diào)實驗平臺設(shè)計[J].泉州師范學(xué)院學(xué)報，2013，31（2）：52-56.

[8]鄭爭兵.基于FPGA的FSK調(diào)制解調(diào)系統(tǒng)設(shè)計[J].陜西理工學(xué)院學(xué)報，2012，28（5）：20-24.endprint