王 菊，王和明，徐海龍，丁 浩

（空軍工程大學(xué)防空反導(dǎo)學(xué)院，西安 710051）

任意分布隨機(jī)數(shù)的FPGA實現(xiàn)

王 菊，王和明，徐海龍，丁 浩

（空軍工程大學(xué)防空反導(dǎo)學(xué)院，西安 710051）

為了滿足數(shù)字電路板的隨機(jī)測試需求，在Simulink/DSP Builder中建立了產(chǎn)生任意分布隨機(jī)數(shù)的模型,并在FPGA上進(jìn)行了半實物仿真和性能分析，結(jié)果表明該模型達(dá)到了設(shè)計要求，具有實用價值。

半實物仿真，任意分布隨機(jī)數(shù)，Simulink/DSP Builder，F(xiàn)PGA

0 引言

數(shù)字電路板的測試矢量生成一直以來都是測試中的難點。為了對一個有n輸入端的數(shù)字電路板進(jìn)行完備測試，一般情況下需要施加2n組輸入矢量，但當(dāng)n較大時，這是不可實現(xiàn)的。針對目前的研究現(xiàn)狀，一種比較快速的測試方法就是隨機(jī)測試。

本文針對數(shù)字電路板的隨機(jī)測試需求，在Simulink/DSP Builder中建立了任意分布隨機(jī)數(shù)的模型，并利用Signal Complier模塊轉(zhuǎn)換為QuartusII的工程，在FPGA中得以實現(xiàn)。

1 隨機(jī)數(shù)產(chǎn)生的原理

除了少數(shù)算法之外，大部分的算法都是通過函數(shù)映射或者轉(zhuǎn)換來實現(xiàn)的，這些算法的實現(xiàn)前提是需要有一組滿足質(zhì)量要求的均勻隨機(jī)數(shù)。因此，研究任意分布隨機(jī)數(shù)的FPGA實現(xiàn)，首先要解決的問題是如何產(chǎn)生一組均勻分布的隨機(jī)數(shù)。

1.1 均勻隨機(jī)數(shù)產(chǎn)生原理

均勻隨機(jī)數(shù)就是在某個區(qū)間內(nèi)任何一點出現(xiàn)的概率是相等的，沒有規(guī)律可循，無法根據(jù)前一個數(shù)據(jù)推算出下一個數(shù)據(jù)。產(chǎn)生均勻分布隨機(jī)數(shù)的一般方法有迭代取中法、乘同余法和混合同余法。由于迭代取中法的一個顯著不良特性就是比較容易退化成0，乘同余法產(chǎn)生的隨機(jī)數(shù)不夠均勻，因此，本文中采用統(tǒng)計特性較好，速度較快的混合同余法來產(chǎn)生均勻隨機(jī)數(shù)。

混合同余法又稱線性同余法，產(chǎn)生隨機(jī)數(shù)的遞推公式為：

式中，λ（0＜λ＜M）、μ（0≤μ＜M）和M分別是乘數(shù)、增量和模，這3個參數(shù)的選取對均勻隨機(jī)數(shù)的質(zhì)量有較大的影響，一般M=2q，λ=2c+1（c≈q/2），/M，i=0時的x0稱作種子。產(chǎn)生隨機(jī)數(shù)xi的最大可能周期為M，對任一周期內(nèi)的數(shù)據(jù)用M進(jìn)行歸一化即可以得到分布于（0，1）區(qū)間內(nèi)的均勻隨機(jī)數(shù)yi。

1.2 任意分布隨機(jī)數(shù)產(chǎn)生的原理

在產(chǎn)生均勻隨機(jī)數(shù)的基礎(chǔ)上，通過變換和函數(shù)映射可得到任意概率分布的隨機(jī)數(shù)，主要方法有反函數(shù)法、變換法和舍選法。反函數(shù)法是求任意概率分布的一種常用的方法，采用這種方法的一個明顯局限就是分布函數(shù)F（x）必須是可逆的。變換法是通過一個變換將一種分布的隨機(jī)數(shù)變換成不同分布的隨機(jī)數(shù)，但是由于這種方法必須要找到一種分布和另一種分布之間的映射關(guān)系而不具有普遍適用性。舍選法適合用FPGA高速實現(xiàn)，因此，本文中主要利用這種方法實現(xiàn)任意概率分布的隨機(jī)數(shù)。

舍選法是馮·諾曼為克服反函數(shù)法和變換法的困難最早提出來的。其基本思想是按照給定概率密度函數(shù)f（x），對均勻分布的隨機(jī)數(shù)u進(jìn)行舍選，舍選的原則是在f（x）大的地方，保留較多的隨機(jī)數(shù)，反之保留較少的隨機(jī)數(shù)，其示意圖如圖1所示。

圖1 舍選法示意圖

該方法產(chǎn)生隨機(jī)數(shù)的具體做法是在oxy平面上等概率的隨機(jī)產(chǎn)生一個矩陣區(qū)域的隨機(jī)點，只保留概率密度曲線下方的點，此時概率密度曲線下方的點的個數(shù)是服從給定概率分布的，需要產(chǎn)生的隨機(jī)數(shù)就是這些點的橫坐標(biāo)。

2 隨機(jī)數(shù)的FPGA實現(xiàn)

2.1 均勻隨機(jī)數(shù)的FPGA實現(xiàn)

在Simulink/DSPBuilder中建立模型，如圖2所示。

其中，a和b分別表示均勻隨機(jī)數(shù)產(chǎn)生區(qū)間的下界和上界，核心模塊是Embedded MATLAB Function，該模塊的內(nèi)部是用S函數(shù)編寫的混合同余算法，由于該模塊的輸出是一個一維數(shù)組，無法直接用IO端口讀出，因此，本文選擇將數(shù)組導(dǎo)出存入到ROM中，隨著地址依次增加將數(shù)據(jù)讀出。添加必要的數(shù)據(jù)轉(zhuǎn)換模塊和輸入輸出模塊，利用Signal Complier將Simulink/DSP Builder中的模型轉(zhuǎn)換為QuartusII的工程文件，編譯該工程，得到的仿真波形如圖3所示。

圖2 均勻隨機(jī)數(shù)產(chǎn)生模型

圖3 QuartusII中均勻隨機(jī)數(shù)的仿真波形

2.2 任意分布隨機(jī)數(shù)的FPGA實現(xiàn)

在FPGA上實現(xiàn)舍選法時，具體的做法是首先產(chǎn)生［a1，b1］均勻隨機(jī)數(shù)u1和［a2，b2］均勻隨機(jī)數(shù)u2，若u2＜f（u1），則輸出u1，否則u1被拒絕。在Simulink/DSP Builder中建立的舍選法模型如圖4所示。

圖4 舍選法模型

模塊f（u1）是所要產(chǎn)生的概率密度函數(shù)，根據(jù)需要設(shè)置該模塊中的函數(shù)，本文中以在［1，2］區(qū)間內(nèi)產(chǎn)生概率密度函數(shù)為f（x）=2（1-1/x2）的隨機(jī)數(shù)為例。從u1和u2端口輸入的信號即是用第2節(jié)中的模塊產(chǎn)生的在［a1，b1］和［a2，b2］區(qū)間內(nèi)的均勻隨機(jī)數(shù)，剔除不必要的零點，在QuartusII中任意隨機(jī)數(shù)產(chǎn)生的整體模型如下頁圖5所示。

圖中jy_exzample和sc_exzample分別是由均勻隨機(jī)數(shù)產(chǎn)生模型和舍選法模型生成的在QuartusII中的子模塊，編譯后的仿真波形如圖6所示。

圖5 QuartusII中任意分布隨機(jī)數(shù)產(chǎn)生整體模型

圖6 QuartusII中f（x）=2（1-1/x2）的隨機(jī)數(shù)仿真波形

3 性能分析

通過混合同余法和舍選法，用FPGA實現(xiàn)了任意分布的隨機(jī)數(shù)，本文從半實物仿真結(jié)果和概率統(tǒng)計結(jié)果兩個方面對生成的隨機(jī)數(shù)性能進(jìn)行分析。

3.1 半實物仿真分析

在QuartusII中盡管獲得了全硬件的仿真結(jié)果，但是由于沒有了MATLAB的強(qiáng)大仿真工具，一些特定功能的激勵信號難以獲得，很多希望的仿真結(jié)果比較難以實現(xiàn)。因此，理想的方法就是在Simulink平臺上將設(shè)計模型下載進(jìn)FPGA，利用Simulink提供的各類仿真工具進(jìn)行仿真［3］。

通過DSP Builder提供的HIL（Hardware in the Loop）模塊，利用DE2開發(fā)板，得到的半實物仿真波形如圖7所示。

（a）均勻隨機(jī)數(shù)半實物仿真波形

圖7 生成隨機(jī)數(shù)的半實物仿真結(jié)果

對圖3、圖6和圖7進(jìn)行比較可以得出：仿真結(jié)果和半實物仿真結(jié)果具有很高的一致性，達(dá)到了設(shè)計目的。

3.2 隨機(jī)數(shù)分布統(tǒng)計分析

利用半實物仿真得到結(jié)果的是隨機(jī)數(shù)和時間的變化關(guān)系，從波形中很難看出所得隨機(jī)數(shù)的分布性能，因此，利用MATLAB中的概率統(tǒng)計函數(shù)，對所得均勻隨機(jī)數(shù)的分布性能進(jìn)行分析，得到隨機(jī)數(shù)分布情況如圖8所示。

圖8 生成隨機(jī)數(shù)的分布情況

從圖8中可以得出：雖然均勻隨機(jī)數(shù)和概率密度函數(shù)為f（x）=2（1-1/x2）隨機(jī)數(shù)分布的上邊界不是十分平坦，但是已經(jīng)基本吻合了其概率密度函數(shù)，達(dá)到了設(shè)計要求。

4 結(jié)論

本文首先利用混合同余法實現(xiàn)了均勻隨機(jī)數(shù)，然后利用舍選法實現(xiàn)了概率密度函數(shù)為f（x）=2x的隨機(jī)數(shù)。事實上，在Simulink/Dsp Builder中設(shè)置不同的概率密度函數(shù)，就可以產(chǎn)生相應(yīng)分布的隨機(jī)數(shù)，可以應(yīng)用于數(shù)字電路板的隨機(jī)測試，具有實用價值。

采用在Simulink/Dsp Builder中建立相應(yīng)算法的模型，然后利用Signal Complier產(chǎn)生QuartusII中工程的這種方法，既具有了MATLAB的強(qiáng)大的計算功能，Simulink齊全的仿真工具，又能將其在硬件上實現(xiàn)，是一種簡化硬件實現(xiàn)過程的有效方法。然而這種方法的一個不足就是會占用大量的芯片資源，在使用中應(yīng)盡量簡化模型，降低所占資源的數(shù)量。下一步將致力于如何簡化模型，并建立任意波形產(chǎn)生的模型。

［1］宋克儉，楊軍.基于FPGA的快速均勻分布隨機(jī)數(shù)發(fā)生器［J］.云南大學(xué)學(xué)報（自然科學(xué)版），2007，29（S2）：279-282.

［2］朱曉玲，姜浩.任意概率分布的偽隨機(jī)數(shù)研究和實現(xiàn)［J］.計算機(jī)技術(shù)與發(fā)展，2007，17（12）：116-118.

［3］潘松，黃繼業(yè).EDA技術(shù)與VHDL［M］.北京：清華大學(xué)出版社，2009.

［4］曾治麗，李亞安，金貝立.任意分布隨機(jī)序列的產(chǎn)生方法［J］.聲學(xué)技術(shù)，2010，29（6）：651-654.

［5］杜學(xué)峰，武杰.基于FPGA的任意分布高速偽隨機(jī)數(shù)發(fā)生器［J］.中國科學(xué)技術(shù)大學(xué)學(xué)報，2006，36（9）：990-993.

［6］谷曉忱，張民選，一種基于FPGA的高斯隨機(jī)數(shù)生成器的設(shè)計與實現(xiàn)［J］.計算機(jī)學(xué)報，2011，31（1）：165-172.

［7］祝愛民，石春和，董良東，汪君華.基于FPGA高斯白噪聲發(fā)生器的設(shè)計與實現(xiàn)［J］.火力與指揮控制，2009，34（7）：119-121.

Realization of Arbitrary Distribution Random Number Based on FPGA

WANG Ju，WANG He-ming，XU Hai-long，DING Hao
（The Missile Institute，Air Force Engineering University，Xi'an 710051，China）

In order to meet the demand for random test of digital circuit board，this paper establishes the arbitrary distribution random number model in Simulink/DSP Builder，the semi physical simulation and the analysis of performance are tested on the FPGA，the results show that the model can meet the design requirements and has practical value.

semi physical simulation，arbitrary distribution random number，Simulink/DSP Builder，F(xiàn)PGA

TN911

A

1002-0640（2015）04-0173-03

2014-01-05

2014-03-07

王 菊（1991- ），女，陜西西安人，碩士研究生。研究方向：微電子技術(shù)應(yīng)用。