張華贏，李 翔，朱正國(guó)，姚森敬，史帥彬，黃力鵬，歐陽(yáng)森，曾 江

（1.深圳供電局有限公司，廣東 深圳518020；2.華南理工大學(xué) 電力學(xué)院，廣東 廣州510640）

1 引言

隨著科技和經(jīng)濟(jì)發(fā)展，以計(jì)算機(jī)、可編程控制器、嵌入式系統(tǒng)為核心的精密設(shè)備等敏感負(fù)荷大量接入電網(wǎng)，這些設(shè)備對(duì)電壓質(zhì)量的要求非常高，主要由系統(tǒng)故障引起的電壓暫降，往往會(huì)導(dǎo)致敏感設(shè)備異常工作甚至死機(jī)，因而造成巨大的損失［1-2］。因此，電壓暫降造成對(duì)用電設(shè)備特別是敏感設(shè)備造成的影響已成為電能質(zhì)量領(lǐng)域研究的熱點(diǎn)課題［3-5］。在研究電壓暫降對(duì)用電設(shè)備產(chǎn)生的影響時(shí)，有時(shí)需要測(cè)試用電設(shè)備在電壓暫降條件下的工作情況。然而，在實(shí)際過(guò)程中，要電網(wǎng)產(chǎn)生特定持續(xù)時(shí)間與波形的電壓代價(jià)很大且很難達(dá)到。因此，研制可產(chǎn)生特定電壓波形的裝置就顯得尤為重要。

目前，電壓暫降發(fā)生儀（電壓暫降儀）、電能質(zhì)量信號(hào)發(fā)生器、電能質(zhì)量干擾發(fā)生器等裝置均可產(chǎn)生所需的電壓波形，為測(cè)試用電設(shè)備的實(shí)驗(yàn)提供條件［6-12］。文獻(xiàn)［6-7］研制的電壓暫降發(fā)生儀雖然采用數(shù)字信號(hào)處理器（DSP）控制電子器件的開(kāi)斷，但由于其原理的限制，控制存在不夠精確、不夠靈活等不足。文獻(xiàn)采用單片機(jī)作為控制器，同樣由于原理限制，缺乏精確性和靈活性。文獻(xiàn)［9-12］基于逆變器結(jié)構(gòu)，采用DSP控制，具有快速、精確、靈活等優(yōu)點(diǎn)，但受限于DSP性能，單DSP控制器如要同時(shí)兼顧運(yùn)算、輸出、故障檢測(cè)、人機(jī)交互等功能要求，必然導(dǎo)致控制周期延長(zhǎng)和控制精度降低。

因此，為了進(jìn)一步提升電壓暫降儀的性能，實(shí)現(xiàn)多功能、智能化控制等設(shè)計(jì)要求，本文設(shè)計(jì)了基于雙數(shù)字信號(hào)處理器（DSP）和現(xiàn)場(chǎng)可編程邏輯門(mén)陣列（FPGA）架構(gòu)控制器的電壓暫降儀，其控制器采用“雙DSP（F2812）+FPGA”架構(gòu)，一個(gè)DSP（稱為DSPA）負(fù)責(zé)處理數(shù)據(jù)顯示與數(shù)據(jù)輸入，一個(gè)DSP（稱為DSPB）負(fù)責(zé)產(chǎn)生參考波形并對(duì)輸出波形進(jìn)行控制，現(xiàn)場(chǎng)可編程邏輯門(mén)陣列（FPGA）負(fù)責(zé)控制模數(shù)（A/D）轉(zhuǎn)換芯片工作、逆變器IGBT驅(qū)動(dòng)信號(hào)的生成與全系統(tǒng)的故障檢測(cè)，一旦有故障可瞬時(shí)執(zhí)行保護(hù)程序，不受DSP工作狀態(tài)影響。三者分工明確，使全系統(tǒng)的運(yùn)行效率明顯提高。

2 主電路拓?fù)湓O(shè)計(jì)

電壓暫降發(fā)生儀的主電路由整流升壓電路和電壓暫降逆變輸出電路兩部分采用“背靠背”的方式連接組成。前端為整流升壓電路，采用三相不可控整流電路進(jìn)行整流升壓。電網(wǎng)通過(guò)一個(gè)升壓變壓器接于三相不控整流橋的交流側(cè)，直流側(cè)經(jīng)一平波電抗接于電容器兩端。后端為電壓暫降逆變輸出電路，控制系統(tǒng)輸出的脈沖經(jīng)驅(qū)動(dòng)電路控制功率開(kāi)關(guān)IGBT的通斷，經(jīng)LC濾波器向負(fù)載提供指定電壓和電流。

實(shí)驗(yàn)電路拓?fù)淙鐖D1所示，本文采用LC濾波器作為輸出濾波器，其中La1、Lb1、Lc1均取190μH，RL為輸出濾波器電感的等效電阻，C 取60μF，Rc取0.11Ω，Rc用于停機(jī)時(shí)消耗直流側(cè)電容能量市電經(jīng)調(diào)壓器升壓后，通過(guò)三相整流橋給逆變器直流側(cè)電容充電，充電完成后由控制器控制逆變器輸出電壓，輸出端接電阻負(fù)載。

圖1 電壓暫降儀拓?fù)浣Y(jié)構(gòu)圖

3 雙DSP和FPGA控制器設(shè)計(jì)

3.1 控制器硬件系統(tǒng)設(shè)計(jì)

本文設(shè)計(jì)的電壓暫降發(fā)生儀的控制器采用“雙DSP+FPGA”架構(gòu)。其中，DSP是TI公司的TMS320F2812芯片，這是一款針對(duì)數(shù)字控制所設(shè)計(jì)的32位定點(diǎn)型DSP，具有強(qiáng)大的數(shù)據(jù)運(yùn)算能力，主頻最高達(dá)150MHz，廣泛應(yīng)用于嵌入式控制領(lǐng)域。FPGA是XILINX公司的XC2S200芯片，是一種可編程使用的信號(hào)處理器件，用戶可通過(guò)改變配置信息對(duì)其功能進(jìn)行定義，以滿足設(shè)計(jì)需求，其內(nèi)部有豐富的BRAM、GCLK、各種直接可利用的IP核等資源，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)，有效提高了設(shè)計(jì)的靈活性和效率。

為了提高電壓暫降儀控制器的運(yùn)作效率及實(shí)時(shí)反應(yīng)速度，應(yīng)充分發(fā)揮FPGA邏輯判斷的優(yōu)勢(shì)，應(yīng)用其進(jìn)行多種故障邏輯判斷和IO輸出。同時(shí)，應(yīng)充分發(fā)揮DSP強(qiáng)大的數(shù)據(jù)運(yùn)算能力，應(yīng)用其進(jìn)行精確的輸出控制。因此，對(duì)FPGA和兩塊DSP應(yīng)作功能分配，圖2為電壓暫降儀控制器架構(gòu)框圖。

FPGA主要有四方面功能：一是控制A/D轉(zhuǎn)換芯片，對(duì)外部CT/PT及調(diào)理電路后的電壓電流信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換并讀取結(jié)果，同時(shí)把結(jié)果傳送給DSPA和DSPB；二是作為DSPA和DSPB之間的數(shù)據(jù)交換通道；三是逆變器IGBT驅(qū)動(dòng)信號(hào)輸出；四是進(jìn)行全系統(tǒng)故障檢測(cè)及IO控制輸出。

DSPA主要負(fù)責(zé)與人機(jī)界面通訊及數(shù)據(jù)管理。DSPA讀取FPGA中的電壓電流數(shù)據(jù)和故障狀態(tài)等信息在人機(jī)界面中顯示，并傳送人機(jī)界面中的命令。

DSPB主要負(fù)責(zé)控制電壓波形的穩(wěn)定精確輸出。DSPB通過(guò)FPGA與DSPA進(jìn)行數(shù)據(jù)交互，讀取觸摸屏輸入的指令生成指定的電壓參考波形，并讀取FPGA中的模數(shù)轉(zhuǎn)換結(jié)果，作為電壓外環(huán)電流內(nèi)環(huán)雙閉環(huán)控制器的輸入，實(shí)時(shí)控制輸出電壓，并把比較值傳輸?shù)紽PGA，和FPGA產(chǎn)生的三角載波進(jìn)行比較得到PWM信號(hào)，PWM波經(jīng)驅(qū)動(dòng)模塊輸出驅(qū)動(dòng)信號(hào)，控制IGBT的開(kāi)通與關(guān)閉，經(jīng)LC低通濾波器產(chǎn)生符合要求的三相交流電壓，實(shí)現(xiàn)所需電壓的穩(wěn)定精確輸出。

圖2 電壓暫降儀控制器架構(gòu)框圖

3.1.1 電壓電流轉(zhuǎn)換及調(diào)理電路

為了把電流信號(hào)轉(zhuǎn)換成可作為A/D轉(zhuǎn)換芯片輸入的電壓信號(hào)，需要設(shè)計(jì)電流調(diào)理電路對(duì)經(jīng)過(guò)電流傳感器后的信號(hào)進(jìn)行處理。圖3為逆變器輸出電流的調(diào)理電路。圖中運(yùn)放采用LM258，1、2、3號(hào)管腳分別為運(yùn)放的輸出端、反向輸入端、同相輸入端。以A相電流為例，逆變器輸出電流經(jīng)過(guò)霍爾傳感器后得到小電流信號(hào)Iin，Iin通過(guò)并聯(lián)于運(yùn)放同相輸入端的3個(gè)100Ω電阻轉(zhuǎn)換為電壓信號(hào)，經(jīng)過(guò)運(yùn)放構(gòu)成的電壓跟隨器后，最終得到適用于A/D轉(zhuǎn)換芯片的電壓信號(hào)Iout，其范圍為-5V~5V。

圖3 逆變器輸出電流的調(diào)理電路

為了提高實(shí)際應(yīng)用過(guò)程中使用的靈活性，對(duì)于負(fù)荷電流，可采用不同的外接電流互感器進(jìn)行測(cè)量，本文設(shè)計(jì)要求外接電流互感器二次側(cè)額定輸出為5A，互感器二次側(cè)輸出電流需經(jīng)板上CT進(jìn)行再次轉(zhuǎn)換，本文采用的板上CT變比為5A/2.5mA，負(fù)荷電流轉(zhuǎn)換電路如圖4所示，Iin1、Iin2分別接外接電流互感器二次側(cè)兩端，Iout為變換后的電流信號(hào)。

對(duì)于輸出電壓，本文采用圖5所示的電壓電流轉(zhuǎn)換電路把電壓信號(hào)轉(zhuǎn)換為電流信號(hào)，圖中PT變比為2mA/2mA，U+、U-為輸出電壓信號(hào)，Uout為與輸出電壓等比例的電流信號(hào)。圖6為負(fù)荷電流、輸出電壓的調(diào)理電路。該電路輸入為圖4的Iout或圖5的Uout，輸出為-5V~5V的電壓信號(hào)，作為A/D轉(zhuǎn)換芯片的輸入信號(hào)，圖中運(yùn)放采用LM258雙運(yùn)放模塊，1、2、3、5、6、7均為引腳編號(hào)，其中輸出引腳為1、7，同相輸入端為3、5，反向輸入端為2、6。

圖4 負(fù)荷電流轉(zhuǎn)換電路

圖5 電壓電流轉(zhuǎn)換電路

圖6 負(fù)荷電流/電壓的調(diào)理電路

3.1.2 模數(shù)轉(zhuǎn)換電路

基于本文架構(gòu)設(shè)計(jì)的控制器為數(shù)字控制系統(tǒng)，因此必須把電流、電壓信號(hào)模擬量轉(zhuǎn)換成數(shù)字量。電流、電壓的轉(zhuǎn)換用于輸出電壓的雙閉環(huán)控制，實(shí)現(xiàn)電壓波形的精確穩(wěn)定輸出。另外，相關(guān)數(shù)據(jù)用于觸摸屏上的顯示。本文設(shè)計(jì)的采樣頻率為25.6kHz，對(duì)工頻電壓、電流信號(hào)每個(gè)周波（20ms）采樣512個(gè)點(diǎn)。A/D轉(zhuǎn)換芯片選用AD公司推出的AD7658模數(shù)轉(zhuǎn)換芯片。該芯片模擬信號(hào)輸入范圍為-5V~5V，可支持6通道12位的高速采樣轉(zhuǎn)換，轉(zhuǎn)換速率達(dá)250ksps，可完全滿足要求。圖7為AD7658的功能框圖。

圖7 AD7658的功能框圖

3.1.3 驅(qū)動(dòng)電路

FPGA的引腳電壓為0或3.3V，不足以驅(qū)動(dòng)IGBT工作，故要把其引腳電壓轉(zhuǎn)換后輸出到IGBT的驅(qū)動(dòng)電路，從而控制IGBT的開(kāi)斷。

圖9 電平轉(zhuǎn)換電路

電平轉(zhuǎn)換電路如圖8所示，圖中In1、Iin2為FPGA輸出的同一相的上、下IGBT PWM信號(hào)，F(xiàn)DONE為封鎖信號(hào)，Out1、Out2為經(jīng)電平轉(zhuǎn)換后的上、下IGBT控制信號(hào)FPGA輸出的PWM信號(hào)，經(jīng)光耦電路轉(zhuǎn)換成0或15V。Out1、Out2經(jīng)M57962L 集成電路模塊產(chǎn)生IGBT的驅(qū)動(dòng)信號(hào)，直接控制IGBT的開(kāi)斷。IGBT的驅(qū)動(dòng)電路如圖8所示，圖中C1、G1、E1分別接IGBT的集電極、門(mén)極、發(fā)射極。

圖8 IGBT的驅(qū)動(dòng)電路

3.1.4 故障檢測(cè)電路

FPGA負(fù)責(zé)檢測(cè)全系統(tǒng)的故障并作出迅速反應(yīng)。當(dāng)出現(xiàn)直流側(cè)過(guò)壓或欠壓、輸出電流過(guò)流、AD轉(zhuǎn)換芯片工作異常、DSP工作異常等故障時(shí)，F(xiàn)PGA經(jīng)內(nèi)部邏輯判斷將作出故障處理，通過(guò)圖9所示的FDONE信號(hào)封鎖IGBT輸出的同時(shí)并將故障情況顯示于觸摸屏。其中DSP工作檢測(cè)和AD轉(zhuǎn)換芯片檢測(cè)由軟件程序完成，過(guò)壓欠壓檢測(cè)和過(guò)流檢測(cè)需設(shè)計(jì)一定功能的前置電路，使故障電平信號(hào)能轉(zhuǎn)換成可直接輸入FPGA的信號(hào)，以便FPGA進(jìn)行實(shí)時(shí)監(jiān)測(cè)。

（1）過(guò)壓欠壓檢測(cè)

本文的電壓暫降儀為電壓源型逆變器，輸出指定電壓前，要確保直流側(cè)電容上的電壓已經(jīng)穩(wěn)定在所需范圍，若存在欠壓現(xiàn)象，則不能保證有效輸出，若存在過(guò)壓，則可能導(dǎo)致功率器件的燒壞、電容爆炸等危險(xiǎn)。因此，必須對(duì)直流側(cè)電容的電壓進(jìn)行實(shí)時(shí)檢測(cè)，迅速處理故障。

圖10為過(guò)壓檢測(cè)電路。其中，UDC為直流側(cè)電壓經(jīng)霍爾傳感器后的值，根據(jù)設(shè)計(jì)，UDC為實(shí)際電壓的0.00503倍。UDC經(jīng)電阻R115和R121分壓后，與基準(zhǔn)電壓VREF=3.3V比較，過(guò)壓時(shí)OV為低電平，正常時(shí)為高電平。經(jīng)計(jì)算可得，過(guò)壓臨界值為835V。

在圖11所示的欠壓檢測(cè)電路中，基準(zhǔn)電壓VREF經(jīng)電阻R116和R122分壓后與UDC進(jìn)行比較，由電路原理可知，欠壓時(shí)UV為低電平，正常時(shí)為高電平。經(jīng)計(jì)算可得，欠壓臨界值為298V。

必須清醒地把握打贏打好脫貧攻堅(jiān)戰(zhàn)面臨的困難和挑戰(zhàn)，切實(shí)增強(qiáng)責(zé)任感和緊迫感，一鼓作氣、精銳出戰(zhàn)、精準(zhǔn)施策，以更有力的行動(dòng)、更扎實(shí)的工作，集中力量攻堅(jiān)，確保堅(jiān)決打贏打好脫貧這場(chǎng)對(duì)我省如期高水平全面建成小康社會(huì)具有決定性意義的攻堅(jiān)戰(zhàn)。

圖10 過(guò)壓檢測(cè)電路

圖11 欠壓檢測(cè)電路

（2）過(guò)流檢測(cè)

輸出電流過(guò)大時(shí)，可能導(dǎo)致功率開(kāi)關(guān)的燒壞等一系列損壞。因此，為了保證電路的安全可靠，必須實(shí)時(shí)對(duì)輸出電流進(jìn)行檢測(cè)，以便迅速處理故障并報(bào)警。

圖12 過(guò)流檢測(cè)電路

圖12為過(guò)流檢測(cè)電路。圖3所示輸出電流調(diào)理電路的輸出信號(hào)Iout作為圖12電路的輸入。檢測(cè)過(guò)流時(shí)要檢測(cè)電流的峰值，要保證電流最大時(shí)不出現(xiàn)過(guò)流。因此，Iout首先要經(jīng)過(guò)整流環(huán)節(jié)，然后再與參考電平比較。Iout整流后經(jīng)電阻R117和R129分壓，然后與基準(zhǔn)電壓VREF進(jìn)行比較。過(guò)流時(shí)OCA為低電平，正常時(shí)為高電平。結(jié)合CT變比（2000:1）和調(diào)理電路，經(jīng)計(jì)算可得輸出電流過(guò)流臨界值為396A（峰值）。

3.2 控制器軟件系統(tǒng)設(shè)計(jì)

3.2.1 FPGA程序設(shè)計(jì)

FPGA將由內(nèi)部的計(jì)數(shù)器產(chǎn)生一系列的原始中斷脈沖信號(hào)，此脈沖頻率與采樣頻率一致，為25.6kHz，為了保證在每個(gè)中斷周期內(nèi)A/D轉(zhuǎn)換芯片的模數(shù)轉(zhuǎn)換結(jié)束后DSPB和DSPA才工作，此脈沖信號(hào)寬度為10μs。

此脈沖信號(hào)將控制A/D轉(zhuǎn)換芯片、DSPB和DSPA協(xié)調(diào)可靠工作。

另外，F(xiàn)PGA還為兩個(gè)DSP進(jìn)行數(shù)據(jù)交互提供數(shù)據(jù)緩沖區(qū)，進(jìn)行故障檢測(cè)邏輯判斷、PWM信號(hào)輸出和普通IO輸出控制。圖13~圖16為FPGA的程序設(shè)計(jì)流程圖。

圖13 FPGA的系統(tǒng)時(shí)鐘脈沖序列產(chǎn)生模塊

圖14 FPGA的故障檢測(cè)模塊

圖15 繼電器控制IO輸出模塊

圖16 PWM信號(hào)生成模塊

圖17 DSPA的主程序設(shè)計(jì)流程圖

圖18 DSPA的外部中斷程序

圖19 DSPB主程序流程圖

DSPA是進(jìn)行人機(jī)交互的重要環(huán)節(jié)，來(lái)自觸摸屏控制指令和控制參數(shù)將經(jīng)過(guò)DSPA寫(xiě)進(jìn)FPGA，從而控制系統(tǒng)的運(yùn)行，同時(shí)，DSPA從FPGA讀取數(shù)據(jù)，在觸摸屏上顯示出來(lái)。DSPA的程序設(shè)計(jì)如圖17和圖18所示，DSPA與觸摸屏之間通過(guò)一個(gè)緩沖數(shù)組進(jìn)行數(shù)據(jù)傳輸。

3.2.3 DSPB程序設(shè)計(jì)

DSPB是電壓控制算法的核心執(zhí)行器件，主要負(fù)責(zé)輸出電壓波形的精確控制，控制算法采用電壓外環(huán)電流內(nèi)環(huán)的雙閉環(huán)控制算法。圖19和圖20為DSPB的程序設(shè)計(jì)流程圖。

圖20 DSPB的外部中斷程序設(shè)計(jì)流程圖

4 實(shí)驗(yàn)結(jié)果

按照上文的設(shè)計(jì)，本文搭建了電壓暫降儀整體實(shí)物圖進(jìn)行測(cè)試，如圖21所示。實(shí)驗(yàn)樣機(jī)為三相三線制，只能輸出線電壓，具體參數(shù)見(jiàn)表1。其控制器采用正弦脈寬調(diào)制（SPWM）控制方法，其中載波頻率為12.8kHz。實(shí)現(xiàn)了暫降（暫升）起始相位、持續(xù)時(shí)間、幅度均可調(diào)的電壓波形輸出。

圖21 電壓暫降儀整體實(shí)物圖

表1 電壓暫降儀具體參數(shù)

經(jīng)日置HONKI3196測(cè)試，本文設(shè)計(jì)的電壓暫降儀能夠產(chǎn)生精度較高的有不同幅值、持續(xù)時(shí)間及相位的電壓暫降信號(hào)，可滿足各種相關(guān)的實(shí)驗(yàn)需求。

圖22~圖25為日置HONKI3196測(cè)得的電壓暫降波形示例圖，其中圖22為4周波的電壓暫降與恢復(fù)波形，暫降幅度為48%，暫降起始相位為270°。圖23為連續(xù)2次1.5周波的電壓暫降與恢復(fù)波形，暫降幅度為88%。圖24為3周波的電壓暫升與恢復(fù)波形，暫升幅度為38%。圖25為連續(xù)3次1.5周波的電壓暫升與恢復(fù)波形，暫升幅度為38%。

圖22 暫降波形1

圖23 暫降波形2

圖24 暫降波形3

圖25 暫降波形4

5 結(jié)束語(yǔ)

本文設(shè)計(jì)了基于雙DSP和FPGA控制器的電壓暫降儀。FPGA負(fù)責(zé)全系統(tǒng)脈沖信號(hào)的輸出、故障檢測(cè)和處理、PWM信號(hào)的輸出、IO控制的輸出并作為兩個(gè)DSP數(shù)據(jù)交互的平臺(tái)，其中一個(gè)DSP負(fù)責(zé)觸摸屏的數(shù)據(jù)顯示及指令讀入，另一個(gè)DSP負(fù)責(zé)對(duì)輸出電壓進(jìn)行電壓外環(huán)電流內(nèi)環(huán)雙閉環(huán)精確控制。該設(shè)計(jì)結(jié)合各處理器的功能特點(diǎn)，充分發(fā)揮其功能優(yōu)勢(shì)，使整個(gè)控制系統(tǒng)效率得到了進(jìn)一步提高。測(cè)試結(jié)果表明，該電壓暫降儀能夠產(chǎn)生理想的電壓暫降信號(hào)，控制器運(yùn)行效率高、實(shí)時(shí)性強(qiáng)、控制精度高。

［1］肖湘寧，徐永海.電能質(zhì)量問(wèn)題剖析［J］.電網(wǎng)技術(shù)，2001，25（3）：66－69.

［2］林海雪.現(xiàn)代電能質(zhì)量的基本問(wèn)題［J］.電網(wǎng)技術(shù)，2001，25（10）：5－12.

［3］汪 穎，肖先勇，楊 達(dá).敏感設(shè)備電壓暫降失效事件不確定性的最大混合熵評(píng)估［J］.電網(wǎng)技術(shù)，2012，36（11）：159－164.

［4］肖先勇，馬 超，楊洪耕，李華強(qiáng).用電壓暫降嚴(yán)重程度和最大熵評(píng)估負(fù)荷電壓暫降敏感度［J］.中國(guó)電機(jī)工程學(xué)報(bào)，2009，29（31）：115－121.

［5］袁 媛，吳丹岳，林 焱，等.電壓暫降評(píng)估體系研究［J］.電網(wǎng)技術(shù)，2010，34（6）：128－133.

［6］張 威，鄭常寶，王 萍，等.基于自耦調(diào)壓器的電壓暫降發(fā)生器研究［J］.電力電子技術(shù)，2011，45（3）：88－90.

［7］陳增祿，姚偉鵬，毛惠豐，宋 健.一種電壓暫變發(fā)生器研究［J］.電力電子技術(shù)，2007，41（3）：97－99.

［8］陳文波.電壓暫降發(fā)生儀［P］.中國(guó)專利：201120295494.2［P］，2012－04－25.

［9］顏湘武，張 波，王樹(shù)岐，等.三相電壓暫降發(fā)生器［P］.中國(guó)專利：201010188565.9［P］，2010－11－17.

［10］趙劍鋒，王 潯，潘詩(shī)鋒.基于雙脈寬調(diào)制變換器和電壓滯環(huán)控制的電能質(zhì)量信號(hào)發(fā)生裝置［J］.電網(wǎng)技術(shù)，2005，29（4）：41－43.

［11］趙劍鋒，王 浮，潘詩(shī)鋒.大功率電能質(zhì)量信號(hào)發(fā)生裝置設(shè)計(jì)及實(shí)驗(yàn)研究［J］.電力系統(tǒng)自動(dòng)化，2005，29（20）：71－75.

［12］張香真，張建成.一種電能質(zhì)量干擾發(fā)生器的研究及仿真［J］.供用電，2004，21（1）：27－29.