李小明等

摘 要： CL4矢量小波具有的一系列優(yōu)異特性，在紅外圖像弱小目標(biāo)預(yù)處理中應(yīng)用廣泛，但它的實(shí)時(shí)性使其應(yīng)用受到限制。在分析了CL4小波算法結(jié)構(gòu)基礎(chǔ)上，研究了小波系數(shù)的量化方法，提出一種將原始圖像分塊小波處理的方法，在FPGA中采用流水算法實(shí)現(xiàn)，并對(duì)關(guān)鍵算法進(jìn)行了ModelSim仿真，提高了CL4小波算法的實(shí)時(shí)性。

關(guān)鍵詞： 圖像分塊； 矢量小波； CL4； FPGA

中圖分類(lèi)號(hào)： TN919?34； TP391 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2015）08?0016?03

CL4 wavelet real?time processing and FPGA realization based on image blocking

LI Xiao?ming1， 2， LIU Hai?yan3

（1. Army Officer Academy， Hefei 230031， China； 2. Anhui Key Laboratory of Polarized Light Imaging Detection Technology，

Army Officer Academy， Hefei 230031，China； 3. Detachment 52， Unit 73101 of PLA， Xuzhou 221008， China）

Abstract： CL4 wavelet has some excellent characters and is widely applied to infrared image processing of small weak targets， but its worse real?time performance limits its application. The quantification method of wavelet coefficient is researched on the basis of structure analysis of CL4 wavelet algorithm. A method which blocked the original image into some sections is proposed according to CL4 algorithm， which is realized by the pipeline algorithm used in FPGA. The key algorithm was simulated with ModelSim. The method improved real?time performance of CL4 algorithm.

Keywords： image blocking； vector wavelet； CL4； FPGA

0 引 言

紅外探測(cè)設(shè)備獲取的紅外偏振原始圖像受探測(cè)器噪聲、電路噪聲和背景噪聲等影響，圖像的信噪比下降，在進(jìn)一步獲取目標(biāo)信息之前，首先需要對(duì)圖像進(jìn)行降噪等預(yù)處理，抑制退化圖像的干擾信號(hào)。圖像的降噪主要采用基于單幀圖像濾波的預(yù)處理方法，即采用濾波器對(duì)原始圖像卷積，選用的濾波器性能對(duì)預(yù)處理效果有決定性影響。常用濾波器主要包括高斯濾波器、均值濾波器、中值濾波和雙邊濾波或者是它們的改進(jìn)形式。CL4（Chui?Lian4）等矢量小波兼有正交性、對(duì)稱性、緊支撐性、高階消失矩和多重多分辨率等特性[1?2]，在紅外圖像降噪處理中效果良好，由于CL4小波算法復(fù)雜度較高，其時(shí)性不強(qiáng)，在目標(biāo)實(shí)時(shí)跟蹤等方面應(yīng)用受到限制。FPGA具有可編程重置，可通過(guò)犧牲規(guī)模換取算法時(shí)間，適合用于以乘加算法為主的小波卷積運(yùn)算。本文研究了CL4算法在FPGA中的實(shí)現(xiàn)方法，并對(duì)關(guān)鍵算法進(jìn)行了仿真，通過(guò)對(duì)原始圖像進(jìn)行分塊流水操作，大大提高了算法的實(shí)時(shí)性。

1 矢量小波算法原理

矢量小波理論基于多分辨分析（MRA）思想，采用兩個(gè)或兩個(gè)以上的函數(shù)作為尺度函數(shù)生成的小波[3]，其多分辨分析空間由這多個(gè)尺度函數(shù)張成。將正交標(biāo)量小波的分解與重構(gòu)算法推廣至正交矢量小波，可以得到正交矢量小波分解與重構(gòu)算法，如式（1）和式（2）所示。

正交矢量小波分解算法：

[Cj-1，k=n∈ZHnCj，2k+nDj-1，k=n∈ZGnCj，2k+n] （1）

正交矢量小波重構(gòu)算法：

[Cj，n=k∈Z（H*kCj-1，2k+n+G*kDj-1，2k+n）] （2）

式（1）和式（2）中[Cj，k=（c1，j，k，…，cr，j，k）T]為矢量小波分解和重構(gòu)的低頻系數(shù)矩陣；[Dj，k=（d1，j，k，…，dr，j，k）T] 為矢量小波分解和重構(gòu)的高頻系數(shù)矩陣；[Hn和Gn]分別是低通濾波器系數(shù)矩陣和高通濾波器系數(shù)矩陣。[H*k與G*k]分別為[Hn和Gn]的復(fù)共軛矩陣。

2 CL4小波去噪方法

CL4小波去噪分為以下幾個(gè)步驟：首先對(duì)原始圖像進(jìn)行矢量小波分解；其次對(duì)分解得到的小波系數(shù)進(jìn)行舍低頻、小波去噪和增強(qiáng)等處理；最后進(jìn)行小波逆變換重構(gòu)圖像。CL4小波去噪算法流程如圖1所示。

3 FPGA實(shí)現(xiàn)考慮的幾個(gè)問(wèn)題

3.1 系數(shù)的量化

FPGA是一種二值邏輯器件，只適合處理二進(jìn)制整數(shù)，而矢量小波去噪算法中的小波分解和小波重構(gòu)卷積運(yùn)算濾波器系數(shù)都是小數(shù)，因此，需要將濾波器系數(shù)轉(zhuǎn)換為有限長(zhǎng)的二進(jìn)制整數(shù)，另外輸入數(shù)據(jù)、濾波器系數(shù)、臨時(shí)變量及運(yùn)算結(jié)果也需用有限字長(zhǎng)量化。因此，需要分析量化濾波器系數(shù)對(duì)濾波器的影響，以量化單位脈沖響應(yīng)系數(shù)對(duì)性能的影響進(jìn)行分析[4?5]。

用轉(zhuǎn)置結(jié)構(gòu)設(shè)計(jì)的低通濾波器，采用舍入量化系數(shù)，可能最大阻帶衰減為：

[Amax<20log（2-BN） dB]

取阻帶衰減>50 dB，N=32，求得B=12位，即所要求的字長(zhǎng)為12位。量化后，通帶的最壞情況的峰值紋波Rmax和阻帶衰減Amax可以表示為：

3 dB紋波：[20log（1+δp）≥δp=0.412 54]

50 dB衰減：[-20log（1+δs）≥δs=0.003 162]

[Rmax=20log（1+δp+|E（ω）|） dB =20log（1+0.412 54+0.001）=3.003 162]

因此，通帶最壞情況時(shí)峰值紋波[Rmax]僅增加了0.003 162，將濾波器系數(shù)均乘以212，將結(jié)果舍入最近的整數(shù)進(jìn)行量化。檢查量化后濾波器的頻率響應(yīng)，仍然滿足要求，尤其是阻帶衰減，量化前和量化后的變化不大。對(duì)于CL4的高通濾波器系數(shù)，按照相同的原則求取量化位數(shù)也為12位。

分析CL4矢量小波的濾波器系數(shù)可以發(fā)現(xiàn)，其32個(gè)濾波器系數(shù)的絕對(duì)值只有8個(gè)不相同的小數(shù)，每組濾波器系數(shù)都這8個(gè)數(shù)按照不同的順序和不同的符號(hào)的排列。將這8個(gè)小數(shù)量化成12位，可將CL4小波濾波器系數(shù)表示為表1所示。

表1 CL4小波量化后的濾波器系數(shù)

3.2 圖像的分塊

CL4多小波變換是一種二維卷積變換，行變換后再進(jìn)行列變換。由CL4小波算法和濾波器結(jié)構(gòu)可知，CL4小波是以每8個(gè)圖像數(shù)據(jù)為一組與濾波器進(jìn)行卷積，因此列變換最快也需要8行圖像完成小波行變換后才能進(jìn)行。對(duì)每個(gè)變換后的小波系數(shù)的處理，需要用到該小波系數(shù)所屬子塊中的所有小波系數(shù)，而只有完成所有行和列卷積運(yùn)算后，才能得到每個(gè)子塊的所有小波系數(shù)[6]，即小波分解完成后才能進(jìn)行小波系數(shù)處理，對(duì)于320×240大小的紅外圖像，則至少需要76 808個(gè)時(shí)鐘周期延遲，才能開(kāi)始小波系數(shù)處理，難以滿足系統(tǒng)實(shí)時(shí)處理的要求。

設(shè)計(jì)中采用圖像分塊處理技術(shù)[7]，首先將一幅紅外圖像分成若干小塊，同時(shí)對(duì)每個(gè)小塊圖像進(jìn)行CL4小波分解、系數(shù)處理及重構(gòu)，最后將重構(gòu)得到的若干小塊圖像合并成完整的紅外圖像。硬件實(shí)現(xiàn)中根據(jù)CL4小波算法特點(diǎn)，將原始圖像分成8×8大小的小塊，圖像分塊原理如圖2所示，其中A1～A8…H1～H8為D觸發(fā)器。

由于采用了分塊工作模式，因此在圖像處理過(guò)程中，并不需要存儲(chǔ)整幅圖像，只需要存儲(chǔ)經(jīng)過(guò)分割的圖像小塊，視頻輸入圖像經(jīng)過(guò)由D觸發(fā)器和列移位寄存器組成的陣列后，每行的D觸發(fā)器延時(shí)8個(gè)時(shí)鐘周期，列移位寄存器延時(shí)316個(gè)時(shí)鐘周期，從數(shù)據(jù)流進(jìn)入圖像分塊模塊，經(jīng)過(guò)2 248個(gè)時(shí)鐘周期，D觸發(fā)器組成的緩沖器陣列恰好構(gòu)成一個(gè)經(jīng)過(guò)分割的圖像小塊，此時(shí)，由觸發(fā)時(shí)鐘將緩存在D觸發(fā)器中的圖像塊寫(xiě)入到存儲(chǔ)RAM中由后續(xù)矢量小波變換模塊處理。此后，每隔8個(gè)時(shí)鐘周期，D觸發(fā)器組形成新的一塊子圖，直到這8行數(shù)據(jù)圖像分塊完成開(kāi)始下8行數(shù)據(jù)圖像的分塊。

4 CL4小波FPGA實(shí)現(xiàn)

4.1 嵌入式陣列模塊的實(shí)現(xiàn)

Altera 公司的Stratix 系列 FPGA 器件是該公司的高端器件，除了邏輯功能塊（LAB）之外，還采用嵌入式陣列塊（EAB）[8]。每個(gè)LAB由10個(gè)LE、LE進(jìn)位鏈、LAB控制信號(hào)、1個(gè)局部互聯(lián)、LUT鏈和寄存器鏈連接線構(gòu)成。Stratix器件的EAB由幾列M4K存儲(chǔ)器塊構(gòu)成。M4K存儲(chǔ)器塊可以達(dá)到200 MHz的工作頻率。每個(gè)M4K存儲(chǔ)器塊能夠?qū)崿F(xiàn)包括雙端口RAM、單口RAM、ROM、移位寄存器塊和 FIFO 緩沖區(qū)等各種不同的功能塊。采用標(biāo)準(zhǔn)觸發(fā)器的常規(guī)方法實(shí)現(xiàn)大移位寄存器塊需要的較多邏輯單元（LE）。使用Stratix器件中的EAB實(shí)現(xiàn)移位寄存器可節(jié)省大量邏輯單元（LE）和布線資源，實(shí)現(xiàn)方法更為簡(jiǎn)便。1個(gè) w×m×n移位寄存器的大小由輸入數(shù)據(jù)寬度（w）、抽頭長(zhǎng)度（m）和抽頭數(shù)（n）來(lái)決定。同時(shí)，1個(gè)w×m×n移位寄存器的大小必須小于或者等于4 608位，并且m×n的大小必須小于或者等于 36 位。當(dāng)需要更大的移位寄存器塊，可以采用級(jí)聯(lián)存儲(chǔ)器塊方式。數(shù)據(jù)在時(shí)鐘的下降沿被寫(xiě)入每個(gè)地址區(qū)域，在時(shí)鐘的上升沿被讀取，移位寄存器模式邏輯可以自動(dòng)地控制在一個(gè)時(shí)鐘周期的正邊沿和負(fù)邊沿來(lái)進(jìn)行數(shù)據(jù)移位，通過(guò)調(diào)用 QuartusI 軟件中的 altshift_taps 宏模塊就可以實(shí)現(xiàn)移位存儲(chǔ)器塊

4.2 矢量小波分解及重構(gòu)

按照CL4小波算法原理，首先需將一組8個(gè)輸入數(shù)據(jù)分別與表1中給出的4組濾波器進(jìn)行卷積運(yùn)算，可得到4個(gè)卷積結(jié)果，然后再將這8個(gè)輸入數(shù)據(jù)的前4個(gè)數(shù)據(jù)和后4個(gè)數(shù)據(jù)進(jìn)行互換，再與這幾組濾波器進(jìn)行卷積得到4個(gè)結(jié)果，這樣總共得到8個(gè)輸出數(shù)據(jù)。按照上述算法，需要分兩步才能實(shí)現(xiàn)一組8個(gè)輸入數(shù)據(jù)的CL4矢量小波分解變換，不利于模塊的實(shí)時(shí)性。設(shè)計(jì)中，另外構(gòu)造了4組和表1中濾波器對(duì)稱的濾波器，再將一組8個(gè)數(shù)據(jù)分別與表1中的濾波器和構(gòu)造的濾波器并行卷積，可同時(shí)輸出8個(gè)分解后的小波系數(shù)，縮短了卷積算法的延遲。對(duì)稱濾波器構(gòu)造的方法是：分別將表1中每組濾波器中的前4個(gè)濾波器系數(shù)和后4個(gè)濾波器系數(shù)對(duì)調(diào)，組成4個(gè)新的對(duì)稱濾波器組。如果在FPGA程序中直接構(gòu)造這8組濾波器，共需要32個(gè)存儲(chǔ)空間，分析發(fā)現(xiàn)，8組濾波器的系數(shù)只是順序和符號(hào)不同，設(shè)計(jì)中，在FPGA中只存儲(chǔ)這8個(gè)不相同數(shù)的絕對(duì)值，卷積時(shí)，使用加/減法開(kāi)關(guān)實(shí)現(xiàn)系數(shù)符號(hào)的變換，可節(jié)省存儲(chǔ)空間。

為了降低卷積算法的延時(shí)，采用流水線結(jié)構(gòu)進(jìn)行小波分解[9?10]。采用如圖3所示的轉(zhuǎn)置結(jié)構(gòu)卷積濾波器。將量化后的圖像數(shù)據(jù)每8個(gè)為一組，分別流水進(jìn)入8組濾波器進(jìn)行卷積。x[n]為流水輸入的數(shù)據(jù)，f[7]～f[0]為濾波器系數(shù)，不同的低通濾波器和高通濾波器，f[7]～f[0]分別對(duì)應(yīng)表1中的濾波器系數(shù)，y[n]為輸入數(shù)據(jù)該組濾波器卷積結(jié)果。

完整的CL4矢量小波分解FPGA實(shí)現(xiàn)的ModelSim仿真結(jié)果如圖4所示，一組圖像數(shù)據(jù)下載到濾波器抽頭以后，經(jīng)過(guò)8個(gè)時(shí)鐘周期延遲，同時(shí)輸出8個(gè)濾波器的卷積結(jié)果。經(jīng)過(guò)72個(gè)時(shí)鐘周期，輸出一個(gè)經(jīng)過(guò)分塊的圖像的分解結(jié)果。由于每個(gè)分塊可以并行運(yùn)算，大大節(jié)省了整幅圖像的分解時(shí)間。

CL4矢量小波重構(gòu)也采用帶有加減法開(kāi)關(guān)的轉(zhuǎn)置結(jié)構(gòu)卷積濾波器，由于前面對(duì)小波系數(shù)量化時(shí)對(duì)小波系數(shù)乘了4 096，小波重構(gòu)后，應(yīng)該對(duì)重構(gòu)結(jié)果除以4 096，即在FPGA中對(duì)重構(gòu)結(jié)果向右平移12位。

5 結(jié) 語(yǔ)

CL4小波用于圖像預(yù)處理具有優(yōu)良的特性。本文根據(jù)CL4小波算法結(jié)構(gòu)，利用FPGA易于實(shí)現(xiàn)并行流水算法的特點(diǎn)，將原始圖像分塊進(jìn)行小波處理。一幅320×240圖像，原先需要76 808個(gè)時(shí)鐘周期才能進(jìn)行小波變換，經(jīng)過(guò)分塊處理后，僅需2 248個(gè)時(shí)鐘周期就可以進(jìn)行小波變換，每塊圖像經(jīng)過(guò)72個(gè)時(shí)鐘延遲后輸出小波變換結(jié)果，大大提高了CL4小波算法的實(shí)時(shí)性。通過(guò)ModelSim仿真，驗(yàn)證了算法的可行性。

參考文獻(xiàn)

[1] DAUBECHIES Ingrid. Ten lectures on wavelets [M]. Pholadelphia： SIAM， 1992.

[2] 唐惠玲.CL4多小波預(yù)處理及其在發(fā)電機(jī)故障檢測(cè)中的應(yīng)用[J].繼電器，2007，35（20）：43?46.

[3] 崔麗鴻，程正興.多小波與平衡多小波的理論和設(shè)計(jì)[J].工程數(shù)學(xué)學(xué)報(bào)，2001（12）：105?116.

[4] 張麗英，王麗榮.整數(shù)小波變換與矢量量化在圖像處理中的應(yīng)用[J].探測(cè)與控制學(xué)報(bào)，2007，29（4）：45?48.

[5] 劉毅.基于小波變換與矢量量化的圖像壓縮算法[D].廣州：廣州工業(yè)大學(xué)，2007.

[6] 劉振飛.圖像預(yù)處理算法的硬件實(shí)現(xiàn)[D].哈爾濱：哈爾濱工程大學(xué)，2010.

[7] 宋螢，陳科，林江莉，等.基于圖像分塊的邊緣檢測(cè)算法[J].計(jì)算機(jī)工程，2010，36（14）：196?197.

[8] Altera Corporation. Stratix device handbook [M]. [S.l.]： Altera Corporation， 2003.

[9] 王燕峰，吳新建.基于FPGA的系數(shù)對(duì)稱3×3卷積器的設(shè)計(jì)[J].光學(xué)與光電技術(shù)，2004（3）：41?43.

[10] 郭書(shū)軍，王玉花.流水線技術(shù)在FPGA設(shè)計(jì)中的應(yīng)用[J].北方工業(yè)大學(xué)學(xué)報(bào)，2004，16（1）：62?64，70.