李小飛等

摘 要： 基于UMC 65 nm CMOS 工藝，設(shè)計了一款應(yīng)用于鎖相環(huán)頻率綜合器中的帶溫度補(bǔ)償?shù)牡凸腃MOS環(huán)形壓控振蕩器。環(huán)形壓控振蕩器采用3級交叉耦合延時單元構(gòu)成。仿真結(jié)果表明，壓控振蕩器輸出頻率范圍為735～845 MHz；在溫度補(bǔ)償下，溫度變化從-60～100 oC時，振蕩器輸出頻率漂移中心頻率790 MHz±10 MHz；當(dāng)振蕩頻率為790 MHz時，在偏離其中心頻率1 MHz處，壓控振蕩器的相位噪聲為-99 dBc/Hz；1.2 V電源供電情況下，壓控振蕩器的功耗為0.96 mW；版圖面積約為0.005 mm2。

關(guān)鍵詞： 低功耗； CMOS環(huán)形壓控振蕩器； 溫度補(bǔ)償； 系統(tǒng)設(shè)計

中圖分類號： TN752?34 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2015）18?0098?04

Abstract： A low?power consumption CMOS voltage controlled oscillator （VCO） with temperature compensation was designed based on UMC 65 nm CMOS technical， which is applied to phase?locked loop frequency synthesizer and consists of three?stage cross coupling delay units. The simulation results verify that the output frequency range of VCO is 735～845 MHz， the drifting center frequency of VCO output is 790 MHz+10 MHz under temperature compensation when the temperature changes from 60 to 100 ℃， the phase noise is ?99 dBc/Hz at the place where 1 MHz deviation from the center frequency when the oscillating frequency is 790 MHz， and the power consumption of VCO is 0.96 mW under the condition of 1.2 V power supply. The chip area is approximate to 0.005 mm2.

Keywords： low?power consumption； CMOS annular VCO； temperature compensation； system design

0 引 言

鎖相環(huán)頻率合成器在射頻前端電路設(shè)計中是一個極為重要的模塊，它的性能指標(biāo)在系統(tǒng)性能指標(biāo)中起著決定性的作用。壓控振蕩器作為鎖相環(huán)中的核心模塊，在鎖相環(huán)電路中提供穩(wěn)定的本振信號。它的壓控增益、相位噪聲、頻率調(diào)節(jié)范圍直接決定著整個鎖相環(huán)的性能[1]。從電路結(jié)構(gòu)來劃分，壓控振蕩器主要有環(huán)形壓控振蕩器和電感電容壓控振蕩器兩種典型的電路形式。對于振蕩頻率為幾百M(fèi)Hz范圍的振蕩器，電容電感壓控振蕩器雖然擁有良好的相位噪聲特性、受溫度和電源電壓影響小的特點，但占用芯片面積過大，集成度低；而環(huán)形壓控振蕩器在能夠提供相對較高的相位噪聲下，同時具有占用芯片面積小和消耗功耗低的特點，被廣泛應(yīng)用于鎖相環(huán)頻率合成器中[2]。

基于UMC 65 nm CMOS工藝，設(shè)計了一款中心頻率為790 MHz，同時帶溫度補(bǔ)償?shù)牡凸腃MOS環(huán)形壓控振蕩器。

1 電路設(shè)計

設(shè)計的環(huán)形壓控振蕩器的總體結(jié)構(gòu)如圖1所示。環(huán)形壓控振蕩器采用3級差分結(jié)構(gòu)，其設(shè)計包括以下4個模塊，分別是環(huán)形壓控振蕩器延時單元、溫度補(bǔ)償電路、壓控端的電壓轉(zhuǎn)換鉗位電路和后級緩沖整形（Buffer）電路。

1.1 延遲單元設(shè)計

環(huán)形壓控振蕩器的延遲單元采用交叉耦合結(jié)構(gòu)，如圖2所示，交叉耦合單元左右對稱，對稱位置的管子尺寸參數(shù)完全相同。每個管子的功能如下：MP1和MP6為工藝補(bǔ)償管，用于補(bǔ)償由現(xiàn)代CMOS工藝中器件和電路參數(shù)隨制造工藝偏差所帶來的變化；MP2和MP5管用于溫度補(bǔ)償，同時又因為這兩個管子是PMOS管，而PMOS管在CMOS工藝中制作在單獨(dú)的N阱里面，其襯底電位可以獨(dú)立調(diào)節(jié)，這里將此管子的襯底端口用于環(huán)形振蕩器的間接壓控端；MP3和MP6管作為交叉耦合管，形成正反饋，加快電平的翻轉(zhuǎn)和管子狀態(tài)的轉(zhuǎn)換；MN1和MN2管作為信號輸入管。

由于N級環(huán)形壓控振蕩器的頻率可以表示為：

[f=1NTD] （1）

式中TD為單級的延遲時間，為上升延遲時間和下降延遲時間之和。延遲時間TD是由電流對節(jié)點電容的充放電決定，因此改變充放電電流就可以改變延遲單元的延遲時間，從而改變環(huán)形壓控振蕩器的振蕩頻率。環(huán)振的延遲單元中，MP1，MP2，MP5，MP6四個管子都為電壓轉(zhuǎn)換電流管，將其電壓變化轉(zhuǎn)換為電流變化，從而調(diào)節(jié)環(huán)形壓控振蕩器的輸出頻率。

1.2 溫度補(bǔ)償電路設(shè)計

由于環(huán)形壓控振蕩器輸出頻率對環(huán)境溫度變化較為敏感，使得在設(shè)計環(huán)形壓控振蕩器時必須對其做溫度補(bǔ)償，圖3（a）為溫度補(bǔ)償傳感電路。電路中PNP管集電極和基極相連，發(fā)射級注入10 μA的固定電流，發(fā)射極電壓經(jīng)過一個射極追隨器降壓產(chǎn)生電壓VT作為溫度反饋電壓接入環(huán)形壓控振蕩器的溫度補(bǔ)償端口，即MP2和MP5管的柵極。在此端口處并聯(lián)一個電容C來濾除電路在VT端口產(chǎn)生的部分噪聲。

1.3 電壓轉(zhuǎn)換鉗位電路設(shè)計

由于溫度補(bǔ)償管MP2和MP5的源極和襯底形成了一個PN結(jié)，假設(shè)VPN（on）為PN結(jié)的臨界導(dǎo)通電壓。由于源極接[VDD]，當(dāng)襯底電壓下降到[VDD-VPN（on）]以下時，源極和襯底所形成的PN結(jié)導(dǎo)通，會有一個大電流流過，這個大電流會導(dǎo)致MOS管發(fā)熱而燒毀。為避免這種情況的發(fā)生，設(shè)計了電壓轉(zhuǎn)換鉗位電路，如圖3（b）所示。Vctl定義為環(huán)形壓控振蕩器的壓控端口，通過電壓轉(zhuǎn)換電路產(chǎn)生[Vbias]電壓，并將其接入MP2和MP4管的襯底端。同時在圖3（b）中的連接[VDD]的PMOS管的源漏極并接一個二極管，用于鉗位。由于這個二極管的存在，Vbias點電壓滿足：

使得當(dāng)壓控端口電壓Vctl從0變化到[VDD]時，環(huán)形振蕩器單元中的MP2和MP5管的源極和襯底形成的PN結(jié)將不會導(dǎo)通。

1.4 緩沖整形電路設(shè)計

緩沖整形（Buffer）電路由反相器構(gòu)成，用于對輸出波形進(jìn)行整形。在環(huán)形振蕩器的延遲單元中，MP3和MP4管作為交叉耦合管，加速了管子的狀態(tài)轉(zhuǎn)換，同時也導(dǎo)致了壓控振蕩器的輸出波形并非是一個理想的方波。加入Buffer電路后，可以調(diào)整振蕩電路的輸出波形。同時Buffer電路的另一個作用是用于驅(qū)動負(fù)載做實驗測試。

圖1中，環(huán)形壓控振蕩器為差分輸出，為了保證兩條差分支路在測試引出端的負(fù)載相同，在每一條支路上的引出端都加入一個相同的反相器，如圖1中的BF1。由于實際芯片測試時，主要測試的是振蕩頻率和相位噪聲參數(shù)，則選擇測試差分支路中的一條支路即可。又由于VCO后面的一級反向器的驅(qū)動能力不夠，需要在測試支路上的BF1后再加入一級或更多級驅(qū)動能力更強(qiáng)的反相器。設(shè)計中只多加了兩級級反相器驅(qū)動，如圖1中的BF2，其中BF2包含兩級反相器驅(qū)動。

2 仿真結(jié)果與性能分析與比較

運(yùn)用Cadence軟件Virtuoso SpectreRF做了版圖設(shè)計和電路后仿真。圖4為所設(shè)計的環(huán)形壓控振蕩器版圖，總面積約為0.005 mm2。環(huán)形壓控振蕩器主要模塊包括3個環(huán)形振蕩器單元、溫度補(bǔ)償傳感電路、電壓轉(zhuǎn)換鉗位電路和緩沖整形電路中的BF1共消耗0.96 mW。

圖5是經(jīng)過緩沖整形電路前后的瞬態(tài)波形圖。VCO_out所對應(yīng)的是BF1的輸入信號，為整形前的波形，buffer_out是BF2的輸出信號，為整形后的波形?？梢钥闯鼍彌_整形電路成功的將環(huán)形振蕩器輸出的尖角波整形為占空比約為50%的方波。

圖6是加入溫度補(bǔ)償電路前后的輸出頻率在溫度上的變化對比圖?？梢钥闯?，當(dāng)溫度從-60°變化到100°的過程中，補(bǔ)償（Compensated）后的電路輸出頻率大約有20 MHz的頻率漂移，而未補(bǔ)償（Uncompensated）電路的輸出頻率從740 MHz變化到890 MHz，產(chǎn)生了150 MHz的頻率變化。補(bǔ)償前后差距較大，加入補(bǔ)償電路后顯著降低了輸出頻率對溫度的敏感度。

圖7表示壓控振蕩器的輸出頻率與控制電壓Vctl的關(guān)系，輸出頻率的變化范圍為735～845 MHz，從圖中可以看出有效的壓控電壓Vctl為0.1～0.8 V，壓控振蕩器的在Vctl=0.45 V時的壓控增益大約為200 MHz/V。

圖8給出了環(huán)形壓控振蕩器在振蕩頻率為790 MHz時的半邊帶相位噪聲曲線，在頻率偏移為100 kHz時，相位噪聲為-71 dBc/Hz，在偏移1 MHz時，相位噪聲為-99 dBc/Hz。

本文同時在功耗、版圖面積、溫度補(bǔ)償和相位噪聲等方面與其他環(huán)形壓控振蕩器設(shè)計做了比較，比較結(jié)果如表1所示。從表1中各個文獻(xiàn)的結(jié)果可以看出，本文設(shè)計的環(huán)形振蕩器頻率調(diào)節(jié)范圍較小，相位噪聲參數(shù)處于中等水平，但是消耗功率最低，僅為0.96 mW，占用版圖面積小，同時對輸出頻率在溫度上做了補(bǔ)償。

3 結(jié) 語

設(shè)計的帶溫度補(bǔ)償?shù)牡凸腃MOS環(huán)形壓控振蕩器采用UMC 65 nm CMOS工藝，在1.2 V供電下消耗功耗僅為0.96 mW，經(jīng)過溫度補(bǔ)償后，溫度變化從-60～100 oC時，振蕩器輸出頻率偏移中心頻率790 MHz±10 MHz，在790 MHz的振蕩頻率下，相位噪聲為-99 dBc/Hz@1 MHz，壓控電壓Vctl為0.45 V時，環(huán)形振蕩器增益為200 MHz/V，壓控振蕩器輸出頻率范圍為735～845 MHz。本文所設(shè)計環(huán)形壓控振蕩器具有功耗低，面積小和溫度穩(wěn)定度高的優(yōu)點，可應(yīng)用于鎖相環(huán)頻率合成器中。

參考文獻(xiàn)

[1] 池保勇，余志平，石秉學(xué).CMOS射頻集成電路分析與設(shè)計[M].北京：清華大學(xué)出版社，2006.

[2] FLOYD M Gardner.鎖相環(huán)技術(shù)[M].3版.姚劍清，譯.北京：人民郵電出版社，2007.

[3] PANIGRAHI J K， ACHARYA D P. Performance analysis and design of wideband CMOS voltage controlled ring oscillator [C]// Proceedings of 2010 the 5th International Conference on Industrial and Information Systems. Mangalore： IEEE， 2010： 234?238.

[4] 謝連波，桑紅石，方海濤.低功耗CMOS差分環(huán)形壓控振蕩器設(shè)計[J].微電子學(xué)與計算機(jī)，2013（5）：104?107.

[5] LEE C E， KONG B S. A low?noise and low?power voltage?controlled oscillator [C]// Proceedings of 2014 the 57th International Midwest Symposium on Circuits and Systems. Texas： IEEE， 2014： 374?377.

[6] 李鵬亮，馬偉.Ka波段單片壓控振蕩器的設(shè)計[J].現(xiàn)代電子技術(shù)，2014，37（13）：77?80.