楊學碩+陸鐵軍+宗宇

摘 要： 在此設計一個具有560 nA靜態(tài)電流、150 mA驅(qū)動能力的低壓差線性穩(wěn)壓器。該LDO采用TSMC 0.18 μm混合信號CMOS工藝，輸出電壓是3.3 V，輸入電壓為3.5～5 V。低靜態(tài)電流LDO電路的設計難點是頻率補償和瞬態(tài)響應，這里通過引入一個帶有負反饋的動態(tài)偏置緩沖器，不僅保證了系統(tǒng)在空載到滿載整個負載范圍內(nèi)的穩(wěn)定性，還極大地改善了低靜態(tài)電流LDO的瞬態(tài)響應問題。仿真結果表明，全負載范圍內(nèi)相位裕度最小為65.8°，同時最大的瞬態(tài)響應偏差小于10 mV。

關鍵詞： LDO； 低靜態(tài)電流； 頻率補償； 瞬態(tài)響應

中圖分類號： TN43?34 文獻標識碼： A 文章編號： 1004?373X（2015）20?0125?04

Design of ultra?low quiescent current LDO

YANG Xueshuo， LU Tiejun， ZONG Yu

（Beijing Microelectronics Technology Institute， Beijing 100076， China）

Abstract： A low dropout regulator （LDO） with quiescent current of 560 nA and drive capability of 150 mA was designed. The TSMC 0.18 um mixed?signal CMOS technology is adopted in LDO， whose output voltage is 3.3 V and input voltage is 3.5～5 V. The design difficulties of LDO circuit with low quiescent current are frequency compensation and transient response. A dynamic?biasing buffer with negative feedback is introduced to ensure the stability in all load conditions of the system， and improve the transient response of low quiescent current LDO. The simulation results show that the minimum phase margin in all load conditions is 65.8°， and the maximum deviation of transient response is less than 10 mV.

Keywords： LDO； low?quiescent current； frequency compensation； transient response

0 引 言

隨著智能手機、PDA、筆記本電腦等便攜式電子產(chǎn)品在日常生活中的普及，LDO線性穩(wěn)壓器因低噪聲、低功耗、高電源抑制比、線路成本低等優(yōu)點，而得到廣泛的應用。對于便攜式電子設備而言，續(xù)航時間是一個十分重要的指標，因此需要降低電路的靜態(tài)電流從而增加電池的使用時間。在CMOS電路中，LDO大部分時間都工作在低負載情況下，所以輕載下的靜態(tài)電流消耗在一定程度上決定著電池的壽命。但是，低靜態(tài)電流會導致誤差放大器的擺率降低，使瞬態(tài)響應變差，同時會增加頻率補償?shù)碾y度，所以必須在功耗和瞬態(tài)響應之間做合理的折中。本文針對上述問題，提出了一種低靜態(tài)電流LDO的方案，該LDO在空載情況下僅消耗560 nA的電流，并能夠驅(qū)動150 mA的負載。該電路的創(chuàng)新點在于誤差放大器的設計和頻率補償?？蛰d時誤差放大器工作在淺飽和區(qū)，在不使用大的倒比管的情況下，僅需很小的靜態(tài)電流，就可保證系統(tǒng)的穩(wěn)定和直流增益，并配合改進的極點?極點追蹤的頻率補償，使得LDO在全負載范圍內(nèi)都能保持穩(wěn)定。由于負載電容的加入，即使空載時靜態(tài)電流很小，電路在從滿載向空載跳變，空載向滿載跳變時，過（欠）沖電壓都不會很大。

1 電路設計

由于MOS管的等效輸出阻抗ro隨漏源電流IDS的減小而增大，并且 MOS管的跨導gm隨著漏源電流IDS的減小而減小，因此無論是差分放大器、共源級放大器還是源跟隨器，它們的等效輸出阻抗都隨偏置電流的減小而增大。所以在低靜態(tài)電流LDO中，受到誤差放大器尾電流的限制，無法將放大器的極點推到較高的頻率上；而且輸出極點隨負載電流的增大而增大，大概有6個量級的變化，因此低靜態(tài)電流LDO的一個設計難點是：全負載范圍內(nèi)的系統(tǒng)穩(wěn)定性[1]。同時尾電流的限制會使得放大器的擺率降低，所以低功耗LDO的另外一個設計難點是：瞬態(tài)響應。本文通過引入一個帶負反饋的動態(tài)偏置緩沖器，不僅解決了LDO頻率補償難的問題，更極大地改善了LDO的瞬態(tài)響應。

1.1 緩沖級的設計

對于一般的LDO來講，通常由3個部分構成：誤差放大器、功率級、采樣電阻網(wǎng)絡。為了增加LDO的驅(qū)動能力，功率管的尺寸會比較大，寄生電容也很大，同時誤差放大器的輸出阻抗又很高，所以很多LDO還會在誤差放大器和功率管之間插入緩沖級，使原來的低頻極點分裂為2個高頻極點。在本文所提出的設計方案中，將引入緩沖級，來降低頻率補償?shù)碾y度，同時改善瞬態(tài)響應。

圖1 不同器件類型的緩沖級

如果緩沖級采用NMOS管，如圖1（a）所示，則需要考慮LDO處于空載時的情況。為了保證電路的驅(qū)動能力，功率管尺寸通常都很大，此時功率管柵源電壓的絕對值小于PMOS管閾值電壓的絕對值[VTHP]，功率管只有工作在亞閾值狀態(tài)才能將漏源電流降到只有采樣電流的大小。假如NMOS管的閾值電壓[VTHN]大于PMOS管的閾值電壓[VTHP]，那么為了讓功率管處于合適的工作狀態(tài)，NMOS管的柵端電壓Vo，EA需要高于電源電壓，這顯然超出了誤差放大器的輸出電壓范圍。而且在標準N阱CMOS工藝中，NMOS管的襯底都統(tǒng)一和地相連，NMOS緩沖器的源端電壓會隨著電源電壓的上升而上升，它的閾值電壓也會變大。因此在電源電壓接近其最大值時，更容易導致關斷功率管所需要的柵端電壓超出誤差放大器的輸出范圍[2]。因此緩沖器采用PMOS管來實現(xiàn)，如圖1（b）所示。

對于源跟隨器連接方式的PMOS管，輸出阻抗為[1gm]，為了進一步降低緩沖級的輸出阻抗，Al?Shyoukh提出了一種方式[3]，如圖2（a）所示，用一個三極管構成負反饋，此時的輸出阻抗為：

[ro=1gm（1+β）] （1）

但是在單阱CMOS工藝中，不提供NPN器件?？紤]到工藝的兼容性，本文使用NOMS替代NPN，如圖2（b）所示。此時的輸出阻抗變?yōu)椋?/p>

[ro=1gm21gm1ro1] （2）

雖然負反饋的引入會增加額外的電流開銷，但是相對于它對輸出阻抗降低所做出的貢獻，也是值得的。

圖2 帶有負反饋的緩沖級

所謂的動態(tài)偏置緩沖器，就是讓緩沖器的偏置電流和負載電流相關。只需在原來的偏置電流的基礎上，再加入一個PMOS管，使PMOS的柵源和功率管的柵源連在一起，如圖3所示。這樣，緩沖器的輸出極點也會跟隨輸出極點的變化而變化，降低頻率補償?shù)碾y度。更重要的是，LDO的擺率也會隨著偏置電流的變大而變大，從而改善瞬態(tài)響應，而且這種方法不會增加電路在空載時的電流消耗。

圖3 帶有負反饋的動態(tài)偏置緩沖級

1.2 誤差放大器的設計

誤差放大器是LDO線性穩(wěn)壓器的核心模塊，它的直流增益決定著輸出電壓的精度。如果誤差放大器使用一級結構，低頻增益小，電路的直流參數(shù)不會太好；由于電路引入了緩沖級，所以再使用兩級或者兩級以上的放大器，不僅增加了對地的支路電流，而且會使系統(tǒng)的頻率補償方案變得復雜。因此，本文采用折疊式共源共柵結構的運放，在不增加誤差放大器級數(shù)的同時，能夠提高電路的直流增益。

在設計中為誤差放大器分配200 nA的電流，為了保證電路的直流增益，會使用比較大的溝道長度。如果電路仍然工作在強反型區(qū)，這樣小的電流，會使電路的寬長比很小，若采用很長的溝道長度，模型不夠準確。因此，本文采用折中方案，選取10 μm的溝道長度，誤差放大器工作在弱飽和區(qū)，VGST為0.1 V。

1.3 頻率補償

由于電路的驅(qū)動能力比較大，為150 mA，而靜態(tài)電流的設計目標需要控制在1 μA以內(nèi)。一般的數(shù)字模塊都希望供電電壓瞬間的最大波動[4]不大于10%。如果沒有片外電容，并且負載從滿載跳變到空載時，受到靜態(tài)電流的限制，電路的擺率較低，此時會產(chǎn)生比較大的過沖，且穩(wěn)定時間較長，很可能會破壞后續(xù)電路。因此在本文的設計中，引入了1 μF的片外電容。

在補償之前，該LDO是一個三極點的不穩(wěn)定中，ro1是誤差放大器的輸出阻抗，C1是節(jié)點X的寄生電容。rout是LDO的輸出阻抗，CL是負載電容。該LDO的原理圖如圖4所示。

圖4 LDO的原理圖

[Po1=1ro1C1] （3）

[P2=1ro2CGG，POW=gm16（gm15ro15）+gm14CGG，POW] （4）

[PPOW=1routCL] （5）

輸出極點頻率隨負載電流的變化而變化。由于緩沖器的極點和它的偏置電流有關系，當增加它的偏置電流時，其輸出極點頻率也變大。為了保證Y點的極點頻率始終在單位增益帶寬之外，本文利用M14管來調(diào)整緩沖器的尾電流，從而進一步衰減其輸出阻抗，使得Y點的極點P2隨著LDO的輸出極點PPOW的變化而變化。為了進一步分離PEA和P2，采用米勒電容CC降低PEA的極點頻率。具體的實現(xiàn)方式如下：M10，M14的柵源和功率管的柵源連在一起，所以緩沖級的尾電流與負載電流成正比。M10，M14的寬長比為1∶2，并且M9，M13的寬長比也為1∶2，從而可以保證M15和M16的電流比始終相同。雖然電路的靜態(tài)電流很小，但通過合理得設置參數(shù)，采用倒比管，仍能保證所有的器件都工作在飽和區(qū)。

經(jīng)過上面的補償，緩沖器輸出端的極點P2始終在單位增益帶寬之外。在輕載狀態(tài)，輸出端的阻抗非常大，輸出極點成為電路的主極點，此時環(huán)路帶寬也很窄。在重載狀態(tài)，輸出極點被推到高頻上，誤差放大器的輸出極點成為電路的主極點。在上述兩種極端負載情況下，都很容易得到單極點系統(tǒng)。相位裕度最小的情況出現(xiàn)在介于空載和重載之間的中度負載情況。其中最小的相位裕度[3]為：

[PMmin=4gm1ro1CCC1] （6）

實際上，1 pF的米勒電容就可以保證系統(tǒng)的穩(wěn)定性。并且，后面的仿真結果將會驗證電路在整個負載范圍內(nèi)的穩(wěn)定性。

2 性能仿真驗證

本文利用Cadence公司的Spectre軟件以及TSMC的0.18 μm混合信號模型庫進行了系統(tǒng)仿真。

圖5為LDO在不同負載條件下的環(huán)路增益，以滿載150 mA，1 mA、空載為例進行了仿真。圖6為不同負載條件下，LDO的相位裕度，進一步證明了前面的理論推導，LDO在中度負載時，相位裕度最?。辉跐M載和空載時，相位裕度接近90°。其中，最小相位裕度為65.8°，因此LDO在整個負載范圍內(nèi)都能保持 穩(wěn)定。

圖7為LDO的瞬態(tài)響應曲線，負載接有1 μF的片外電容。當負載電流從空載跳變到滿載時，欠沖電壓只有0.5 mV；當從滿載跳變到空載時，過沖電壓也僅只有8.1 mV，穩(wěn)定時間需要75 ms，但是電路的過沖不足0.3%，所以這并不影響電路的使用。

圖8是不同負載條件下的靜態(tài)電流曲線。在空載狀態(tài)下，僅僅消耗558 nA的靜態(tài)電流；在滿載時，需要消耗62 μA的靜態(tài)電流。對于CMOS電路來講，電路大部分時間工作在空載的狀態(tài)下，或是非常小的負載電流下，該小電流由CMOS電路的漏電引起。所以，本文設計的LDO的靜態(tài)電流指標，具有很大的優(yōu)勢。在表1中，列舉了本文與參考文獻中的LDO的電特性對比情況[5]。

圖5 不同負載條件下的環(huán)路增益

圖6 不同負載條件下的相位裕度

圖7 LDO的瞬態(tài)響應曲線

圖8 LDO在不同負載條件下的靜態(tài)電流曲線

表1 本文與參考文獻中的LDO的電特性對比情況

3 結 語

本文針對低靜態(tài)電流LDO設計的兩大難點：頻率補償和瞬態(tài)響應，提出了相應的解決方案。

該LDO采用極點?極點追蹤補償方法，在全負載條件下，系統(tǒng)都能保持穩(wěn)定。當LDO的負載從滿載到空載跳變時，穩(wěn)定時間較長。由于過沖很小，不足輸出電壓的0.3%，所以并不影響使用。若要縮短瞬態(tài)響應時間，就不可避免得要增加電路的靜態(tài)電流，這是低靜態(tài)電流LDO盡量要避免。所以縮短LDO穩(wěn)定時間，也是接下來繼續(xù)研究的問題。本文在文獻[3]的基礎上做了結構改進。仿真結果進一步表明本設計在性能指標上有很大突破。該指標優(yōu)于現(xiàn)在市場上主流低靜態(tài)電流LDO芯片，具有重要實踐意義。為了實現(xiàn)該芯片的IP化，也會繼續(xù)研究無片外負載電容的低靜態(tài)電流LDO。

參考文獻

[1] 葉強，來新泉，袁冰，等.一種采用新穎的雙重自適應補償?shù)牡挽o態(tài)電流LDO穩(wěn)壓器的設計[J].半導體學報，2008，29（10）： 2057?2063.

[2] 王憶，何樂年.CMOS低壓差線性穩(wěn)壓器[M].北京：科學出版社，2012.

[3] AL?SHYOUKH M， LEE H， PEREZ R. A transient?enhanced low?quiescent current low?dropout regulator with buffer impedance attenuation [J]. IEEE Journal of Solid?State Circuits， 2007， 42（8）： 331?334.

[4] 崔傳榮.新型低功耗無片外電容LDO[D].杭州：浙江大學，2008.

[5] CHONG S S， CHAN P K. A 0.9 μA quiescent current output?capacitorless LDO regulator with adaptive power transistors in 65 nm CMOS [J]. IEEE Transactions on Circuits And Systems， 2012， 60（4）： 12?17.

[6] 胡安琪.LDO線性穩(wěn)壓器的選擇與應用[J].世界電子元器件，2014（4）：45?49.