任海龍 趙豫斌 文雙春 魯睿其

1（湖南大學(xué) 物理與微電子科學(xué)學(xué)院 長沙 410082）

2（東莞中子科學(xué)中心 東莞 523808）

CSNS多絲正比室讀出電子學(xué)

任海龍1,2趙豫斌2文雙春1魯睿其1,2

1（湖南大學(xué) 物理與微電子科學(xué)學(xué)院 長沙 410082）

2（東莞中子科學(xué)中心 東莞 523808）

中國散裂中子源(China Spallation Neutron Source, CSNS)中的多功能反射譜儀采用二維多絲正比室探測器(Multi-Wire Proportional Chamber, MWPC)來獲取入射中子的位置信息。本文介紹了一種結(jié)構(gòu)簡單的MWPC位置讀出方法。該方法采用挪威IDEAS公司的64通道電荷靈敏專用集成電路(Application Specific Integrated Circuit, ASIC) VA64tap2.1，克服了傳統(tǒng)方法硬件復(fù)雜、功耗大、成本高的缺點(diǎn)。另外，系統(tǒng)可通過測量陽極電荷量區(qū)分中子和γ射線，提高測量精度。在現(xiàn)有條件下對讀出系統(tǒng)進(jìn)行測試，測試結(jié)果表明：系統(tǒng)能完成讀出任務(wù)，且所選ASIC芯片功耗低(每通道0.3 mW)、噪聲小(＜0.35 fC)、動態(tài)范圍大(?200–+160 fC)、集成度高（單片64通道），可用于MWPC探測器的位置讀出。

多絲正比室探測器，中國散裂中子源，專用集成電路，電荷測量，可編程門陣列

中子是人們了解物質(zhì)微觀結(jié)構(gòu)的重要探針之一。常見的中子源有放射性核素中子源、反應(yīng)堆中子源及散裂中子源三種。散裂中子源是由高能質(zhì)子轟擊重金屬靶產(chǎn)生中子的大科學(xué)裝置，它為生命科學(xué)、材料科學(xué)、化學(xué)、物理學(xué)等領(lǐng)域的基礎(chǔ)研究和相關(guān)高新技術(shù)開發(fā)提供了強(qiáng)有力的研究手段[1]。作為中國第一臺散裂中子源，中國散裂中子源(China Spallation Neutron Source, CSNS)將和正在運(yùn)行的IPNS (Intense Pulsed Neutron Source)、KENS、ISIS一起，構(gòu)成世界四大脈沖散裂中子源。CSNS一期將建設(shè)通用粉末衍射儀、小角散射儀和多功能反射儀三臺譜儀[2]，其中多功能反射儀的探測器部分采用二維多絲正比室結(jié)構(gòu)[3]。它由陽極平面（介于二維位置讀出平面之間）、X讀出平面（取向與陽極絲平行，絲間間距1.5mm）、Y讀出平面（取向與陽極絲垂直，絲間間距4mm）以及頂部的陰極平面構(gòu)成。實驗時，陽極平面和陰極平面分別加正負(fù)高壓，中子通過入射窗進(jìn)入充3He氣體的絲室，發(fā)生反應(yīng)：

反應(yīng)產(chǎn)生的質(zhì)子和氚核在運(yùn)動過程中電離工作氣體并產(chǎn)生大量初始電子-離子對，電離電子在電場作用下漂向陽極并在陽極絲上發(fā)生雪崩倍增，雪崩產(chǎn)生的正離子向陰極漂移時在二維位置讀出絲上感應(yīng)出的信號。讀出電子學(xué)有兩個任務(wù)：(1) 測量二維位置讀出絲上信號以確定入射中子位置；(2) 測量陽極平面電荷量以區(qū)分中子和γ射線。

傳統(tǒng)的多絲正比室探測器(Multi-Wire Proportional Chamber, MWPC)位置和電荷量讀出通常采用分立元器件和運(yùn)放，搭建電荷靈敏積分前放、濾波成形、峰值保持、模數(shù)轉(zhuǎn)換以及控制電路。隨著探測器通道數(shù)的增多，傳統(tǒng)讀出方法集成難度高、系統(tǒng)可靠性低、功耗大等缺點(diǎn)越來越突出。為降低系統(tǒng)功耗、減小系統(tǒng)占用空間，使用低噪聲、低功耗、高集成度的專用集成電路(Application Specific Integrated Circuit, ASIC)更具實用意義。

1 VA64tap2.1介紹

VA64tap2.1[4]是挪威IDEAS公司設(shè)計的一款64通道電荷測量ASIC芯片，其動態(tài)范圍為?200– +160fC。單通道由電荷靈敏積分前放、濾波成形、過閾比較及峰值保持電路組成，結(jié)構(gòu)如圖1所示。

圖1 VA64tap2.1單通道結(jié)構(gòu)Fig.1 VA64tap2.1 channel architecture.

VA64tap2.1內(nèi)部結(jié)構(gòu)如圖2，通過配置內(nèi)置寄存器Ctrl_reg，芯片可工作于正常和測試兩種模式：正常工作模式下，VA64tap2.1對64路信號進(jìn)行電荷積分、成形并以過閾觸發(fā)方式并行輸出，輸出的信號經(jīng)LS64_2[5]（VA系列芯片專用輸出信號電平轉(zhuǎn)換ASIC，IDEAS公司生產(chǎn)）轉(zhuǎn)換電平后送現(xiàn)場可編程門陣列(Field-Programmable Gate Array, FPGA)進(jìn)行位置測量；測試模式下，外部電荷注入測試管腳Cal，配置Ctrl_reg選定被測通道后，信號經(jīng)電荷積分、成形后由圖1中a點(diǎn)輸出。通過峰值保持信號holdb保持各通道峰值，并以讀出時鐘VA_Clkb，將各通道峰值模擬信號通過差分管腳Outp/Outn輸出。此模式可精確測得各通道電荷量，從而得到通道基線及噪聲。

圖2 VA64tap2.1內(nèi)部結(jié)構(gòu)Fig.2 VA64tap2.1 internal architecture.

2 讀出電子學(xué)系統(tǒng)設(shè)計

2.1 硬件設(shè)計

如圖3所示，讀出板由電荷測量、ASIC、FPGA、電平轉(zhuǎn)換、閾值及刻度信號產(chǎn)生、USB接口等多個模塊組成。板上采用Xilinx公司Spartan6系列FPGA (XC6SLX75T)作為各芯片的控制和數(shù)據(jù)處理器，并以主串方式配置一片EEPROM (XCF32P)實現(xiàn)FPGA固件的上電自動加載。探測器位置讀出信號通過Samtec接口插件QSH-060-01-L-D-A連接至讀出板。由于讀出板為數(shù)字模擬混合電路，為防止高頻數(shù)字信號干擾模擬測量，板上使用小磁珠對模擬地平面和數(shù)字地平面進(jìn)行隔離。讀出板采用USB2.0通信協(xié)議通過USB接口芯片CY7C68013實現(xiàn)與PC的數(shù)據(jù)通信，獲取PC控制信息并發(fā)送數(shù)據(jù)包至PC。采用Linear公司的電壓比較器LT1715，實現(xiàn)FPGA控制信號(+3.3V/0V)與ASIC 控制信號(+1.5V/?2V)之間的電平轉(zhuǎn)換。

讀出板由±6V (DC)外部電源模塊供電，經(jīng)板上電源變換后供給各芯片。正常工作時，整個讀出板正壓電流180mA，負(fù)壓電流80mA，總功耗小于1.6W。VA64tap2.1的?2 V/+1.5 V電源電流分別為7.5mA和2.5mA，單通道功耗小于0.3mW。

閾值及刻度信號產(chǎn)生模塊利用FPGA控制模數(shù)轉(zhuǎn)換(Digital to Analog Converter, DAC)芯片AD5323，產(chǎn)生刻度或閾值信號(?2.048–+2.048V)，完成正常模式下VA64tap2.1的閾值設(shè)定及測試模式下的通道刻度。

探測器陽極信號由陽極高壓線經(jīng)交流耦合后獲得，為防止過大信號對測量通道造成損壞，在信號與地之間加雙向二極管BAV99限壓，并加10?電阻限流。電荷測量模塊采用電荷靈敏積分前放、CR-(RC)3成形電路對探測器陽極電荷信號積分成形，成形后的信號為寬度1μs的準(zhǔn)高斯波形，其頂部平坦、后沿較窄的特點(diǎn)有助于提高尋峰精度[6]。處理后的信號通過10bit模數(shù)轉(zhuǎn)換(Analog to Digital Converter, ADC)芯片AD9215以60MHz 頻率采樣數(shù)字化，并送FPGA測量陽極電荷。

圖3 讀出電子學(xué)系統(tǒng)示意圖Fig.3 Schematic diagram of readout electronics system.

2.2 軟件設(shè)計

讀出系統(tǒng)的軟件包含F(xiàn)PGA固件程序及PC端應(yīng)用程序。FPGA固件程序使用Verilog HDL硬件描述語言在Xilinx ISE環(huán)境下綜合實現(xiàn)。系統(tǒng)工作時，F(xiàn)PGA首先通過USB總線接收PC命令，對讀出板工作模式進(jìn)行配置。系統(tǒng)工作于正常模式時，PC發(fā)送設(shè)定的閾值到FPGA，F(xiàn)PGA控制DAC產(chǎn)生閾值并送VA64tap2.1。同時，電荷測量電路接通探測器陽極信號。有效事例到達(dá)時，VA64tap2.1的過閾觸發(fā)信號和處理后的探測器陽極信號送FPGA獲取電荷量及位置信息，并生成事例數(shù)據(jù)包。數(shù)據(jù)包之間通過添加時間標(biāo)簽對不同事例加以區(qū)分。通過USB2.0總線發(fā)送數(shù)據(jù)包至PC端即時處理并顯示。測試模式時，系統(tǒng)接收PC命令選擇被測通道，F(xiàn)PGA控制DAC產(chǎn)生可調(diào)的測試信號送該通道進(jìn)行測試。圖4為VA64tap2.1的測試時序，模擬事例出現(xiàn)后，F(xiàn)PGA產(chǎn)生holdb（寬度大于電荷積分時間Tp），對各通道信號進(jìn)行峰值保持。隨后產(chǎn)生讀出使能信號shift_inb和讀出時鐘信號VA_Clkb，將各通道峰值串行讀出。讀出的峰值經(jīng)ADC數(shù)字化后送FPGA處理并打包輸出。VA64tap2.1串行讀出的頻率設(shè)置為1MHz，64通道總讀出時間為64μs。

圖4 VA64tap2.1芯片讀出時序圖Fig.4 Timing diagram for readout of the VA64tap2.1 chip.

圖5 為PC端應(yīng)用程序，該程序由LabVIEW與C語言混合編程實現(xiàn)。它具有界面友好、操作簡單、響應(yīng)速度快等特點(diǎn)。利用該應(yīng)用程序我們可以配置讀出板工作方式，讀出板上數(shù)據(jù)并在線顯示。

圖5 PC端應(yīng)用程序界面Fig.5 Interface of PC application software.

3 讀出電子學(xué)系統(tǒng)測試

3.1 線性測試

為測得VA64tap2.1及電荷測量模塊的電荷積分線性程度，被測通道的注入電荷由DAC產(chǎn)生一個前后沿較窄的脈沖信號串聯(lián)一個小的交流耦合電容獲得，注入電荷量為脈沖幅值與交流耦合電容的乘積。我們選用1pF交流耦合電容，通過改變DAC產(chǎn)生的脈沖信號幅度來改變注入電荷量，在0–300mV之間均勻設(shè)置測試點(diǎn)，測得VA64tap2.1通道1（以下簡稱Ch1）和電荷測量模塊的線性度如圖6所示。VA64tap2.1在0–200 fC之間積分線性誤差(Integral Linearity Error, INL)好于1.5%，電荷測量模塊在0–300 fC之間INL好于1.0%。

圖6 電荷測量通道線性曲線Fig.6 Linearity curve of charge measurement channel.

3.2 等效噪聲電荷測試

分別在Ch1和電荷測量模塊的輸入端與地之間接不同電容(0–560pF)，測得輸入端等效噪聲電荷(Equivalent Noise Charge, ENC)如圖7所示。輸入電容小于100pF時，VA64tap2.1約為38 e·(pF)?1，電荷測量模塊約為13 e·(pF)?1；輸入電容在100–560pF時，VA64tap2.1約為53 e·(pF)?1，電荷測量模塊約為40 e·(pF)?1。

圖7 等效噪聲電荷線性曲線Fig.7 Linearity curve of ENC.

3.3 基線及噪聲測試

在探測器未加高壓條件下，將其64路位置讀出信號通過Cal分別送各通道進(jìn)行基線測試，結(jié)果如圖8。64通道的基線介于4–12 fC之間；探測器加高壓未加放射源，將其32路位置讀出信號通過Cal管腳分別接VA64tap2.1的1–32號通道，剩余32通道懸空，對探測器噪聲進(jìn)行測試。

結(jié)果表明，接探測器通道與懸空通道噪聲典型值——均方根誤差(Root Mean Squared Error, RMSE)分別為0.35 fC和0.07 fC，接探測器通道有較高噪聲是由探測器漏電流和分布電容引起。

圖8 基線(a)和噪聲(b)測試Fig.8 Baseline (a) and noise (b) test.

3.4 X射線過閾信號分布測試

由于沒有合適的中子源，實驗室采用55Fe放射源產(chǎn)生X射線來測試探測器樣機(jī)和讀出電子學(xué)系統(tǒng)。分別取X和Y方向讀出絲各32根。放射源經(jīng)直徑200μm的小孔準(zhǔn)直后，調(diào)整位置至被測讀出絲正上方。配置讀出電子學(xué)工作于正常模式，設(shè)置不同閾值各讀出60s，對X方向32通道過閾信號的計數(shù)結(jié)果如圖9所示。在不低于噪聲基線條件下，過閾信號在各通道上成高斯分布，且閾值較小時計數(shù)率較高。

圖9 不同閾值下信號過閾分布(a) 210 mV，(b) 280 mVFig.9 Distribution of signal over different thresholds.(a) 210 mV, (b) 280 mV

4 結(jié)語

本電子學(xué)讀出系統(tǒng)采用ASIC芯片，實現(xiàn)了MWPC探測器的二維位置讀出。系統(tǒng)通過測量陽極電荷量剔除γ射線的影響，通過調(diào)節(jié)閾值來獲得理想的計數(shù)率。硬件設(shè)計采用8層板結(jié)構(gòu)，具有占用空間?。煞奖銙燧d至探測器上）、升級更新方便和成本低廉等優(yōu)點(diǎn)?，F(xiàn)有條件下的測試結(jié)果表明該系統(tǒng)可正常工作，功能和性能上滿足設(shè)計預(yù)期。為達(dá)到工程需求，擬采用光纖方式與上位機(jī)連接，以提高數(shù)據(jù)收發(fā)速度。另外，將對電荷及位置的測量模塊做進(jìn)一步優(yōu)化以提高其性能。

1 張杰. 中國散裂中子源(CSNS)—多學(xué)科應(yīng)用的大科學(xué)平臺[J]. 中國科學(xué)院院刊, 2006, 21(5): 415–417

ZHANG Jie. China Spallation Neutron Source (CSNS)-big science platform for multidisciplinary applications[J]. Bulletin of Chinese Academy of Sciences, 2006, 21(5): 415–417

2 孫志嘉, 楊桂安, 許虹, 等. CSNS譜儀-中子探測器初步設(shè)計[C]. 全國核電子學(xué)與核探測技術(shù)學(xué)術(shù)年會, 2010

SUN Zhijia, YANG Guian, XU Hong, et al. Preliminary design of the neutron detectors for the instruments of CSNS[C]. The National Nuclear Electronics & Detection Technology Annual Meeting, 2010

3 王小胡, 朱啟明, 陳元柏, 等. 一個二維讀出多絲正比室的實驗研究[J]. 核電子學(xué)與探測技術(shù), 2009, 29(4): 756–759

WANG Xiaohu, ZHU Qiming, CHEN Yuanbo, et al. Experimental study of a two-dimensional MWPC[J]. Nuclear Electronics & Detection Technology, 2009, 29(4): 756–759

4 Gamma Medica-Ideas. VA64TAP2.1 documentation (V0R7)[P]. Norway, 2006

5 Gamma Medica-Ideas. LS64_2 documentation (V0R3)[P]. Norway, 2005

6 鄒敏. CSNS3He管讀出電子學(xué)系統(tǒng)的研制[M]. 北京:中國科學(xué)院高能物理研究所, 2012

ZOU Min. The research of the3He tube readout electronic system in CSNS[M]. Beijing: Institute of High Energy Physics, Chinese Academy of Sciences, 2012

CLC TL82, TN41

Electronic readout system for MWPC detector used in CSNS

REN Hailong1,2ZHAO Yubin2WEN Shuangchun1LU Ruiqi1,2

1(The Physics and Micro Electronic College of Hunan University, Changsha 410082, China)
2(Dongguan Institute of Neutron Science, Dongguan 523808, China)

Background: China Spallation Neutron Source (CSNS) is a scientific facility used for studying neutron characteristics and detecting the micro structure of materials. Purpose: This study aims to obtain the position and charge information of incident neutrons for the multipurpose reflectometer of CSNS. Methods: An electronic readout system is designed to detect and handle the signals from a two-dimensional Multi-Wire Proportional Chamber (MWPC). An Application Specific Integrated Circuit (ASIC) chip VA64tap2.1, made by IDEAS company, is applied to get the position and charge information in MWPC. The readout system is comprised of a VA64tap2.1-based readout board, a firmware for Field-Programmable Gate Array (FPGA) and an application program in PC. Results: The tests results show that the system can fulfill the readout requirements, and the ASIC chip is of low noise (less than 0.35fC when connected the MWPC detector), low power dissipation (less than 0.3 mW per channel), large dynamic range (?200?+160fC) and high integration (64 channels/board). Conclusion: This electronic readout system can be used in particle position detection.

MWPC, CSNS, ASIC, Charge measurement, FPGA

TL82，TN41

10.11889/j.0253-3219.2015.hjs.38.050402

中國散裂中子源工程(發(fā)改高技(2008)2578號)資助

任海龍，男，1988年出生，2011年畢業(yè)于太原科技大學(xué)，現(xiàn)為碩士研究生，主要從事FPGA邏輯開發(fā)及單板硬件設(shè)計

趙豫斌，E-mail: zhaoyb@ihep.ac.cn

2014-12-17，

2015-03-22