薛艷

(沈陽師范大學(xué)，遼寧 沈陽 110034)

?

高速數(shù)字電路的設(shè)計思路

薛艷

(沈陽師范大學(xué)，遼寧 沈陽 110034)

電子技術(shù)的發(fā)展變化必然給板級設(shè)計帶來許多新問題和新挑戰(zhàn)。首先，由于高密度引腳及引腳尺寸日趨物理極限，導(dǎo)致低的布通率；其次，由于系統(tǒng)時鐘頻率的提高，引起的時序及信號完整性問題；第三，工程師希望能在PC平臺上用更好的工具完成復(fù)雜的高性能的設(shè)計。

高速電路；PCB；設(shè)計

高速數(shù)字電路(即高時鐘頻率及快速邊沿速率)的設(shè)計成為主流。產(chǎn)品小型化及高性能必須面對在同一塊PCB板上由于混合信號設(shè)計技術(shù)(即數(shù)字、模擬及射頻混合設(shè)計)所帶來的分布效應(yīng)問題。設(shè)計難度的提高，導(dǎo)致傳統(tǒng)的設(shè)計流程及設(shè)計方法，以及PC上的CAD工具很難勝任當(dāng)前的技術(shù)挑戰(zhàn)，因此，EDA軟件工具平臺從UNIX轉(zhuǎn)移到NT平臺成為業(yè)界公認的一種趨勢。

1　高頻電路布線技巧

高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須的，也是降低干擾的有效手段。高頻電路器件管腳問的引線彎折越少越好。高頻電路布線的引線最好采用全直線，需要轉(zhuǎn)折，可用45°折線或圓弧轉(zhuǎn)折，這種要求在低頻電路中僅僅用于提高銅箔的固著強度，而在高頻電路中，滿足這一要求卻可以減少高頻信號對外的發(fā)射和相互問的耦合。高頻電路器件管腳的引線越短越好。

高頻電路器件管腳問的引線層問交替越少越好。也即元件連接過程中所用的過孔(Via)越少越好。據(jù)測，一個過孔可帶來約0.5pF的分布電容，減少過孔數(shù)能顯著提高速度。

高頻電路布線，要注意信號線近距離平行走線所引入的串?dāng)_，若無法避免平行分布，可在平行信號線的反面布置大面積地來大幅度減少干擾。同一層內(nèi)的平行走線幾乎無法避免，但是在相鄰的兩個層走線的方向務(wù)必取為相互垂直。

對特別重要的信號線或局部單元實施地線包圍的措施。各類信號線走線不能形成環(huán)路，地線也不能形成電流環(huán)路。每個集成電路塊(IC)的附近應(yīng)設(shè)置至少一個高頻退耦電容，退耦電容盡量靠近器件的Vcc。

模擬地線(AGND)、數(shù)字地線(DGND)等接往公共地線時要采用高頻扼流這一環(huán)節(jié)。在實際裝配高頻扼流環(huán)節(jié)時用的往往是中心穿有導(dǎo)線的高頻鐵氧體磁珠，可在原理圖中把它當(dāng)做電感，在PCB元件庫中單獨為它定義一個元件封裝，布線前把它手工移動到靠近公共地線匯合的合適位置上。

2　PCB中電磁兼容性(EMC)設(shè)計方法

PCB的基材選擇及PCB層數(shù)的設(shè)置、電子元件選擇及電子元件的電磁特性、元件布局、元件問互連線的長寬等都制約著PCB的電磁兼容性。PCB上的集成電路芯片(IC)是電磁干擾(EMI)最主要的能量來源。常規(guī)的電磁干擾(EMI)控制技術(shù)一般包括:元器件的合理布局、連線的合理控制、電源線、接地、濾波電容的合理配置、屏蔽等抑制電磁干擾(EMI)的措施都是很有效的，在工程實踐中被廣泛應(yīng)用。

2.1高頻數(shù)字電路PCB的電磁兼容性(EMC)設(shè)計中的布線規(guī)則

高頻數(shù)字信號線要用短線，一般小于2inch(5cm)，且越短越好。主要信號線最好集中在PCB板中心。時鐘發(fā)生電路應(yīng)在PCB板中心附近，時鐘扇出應(yīng)采用菊花鏈或并聯(lián)布線。電源線盡可能遠離高頻數(shù)字信號線或用地線隔開，電源的分布必須是低感應(yīng)的(多路設(shè)計)。多層PCB板內(nèi)的電源層與地層相鄰，相當(dāng)于一個電容，起到濾波作用。同一層上的電源線和地線也要盡可能靠近。

輸入輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行。最好加線間地線，以免發(fā)生反饋耦合。

當(dāng)銅箔厚度為50um、寬度為1-1.5mm時，通過2A的電流，導(dǎo)線溫度<3℃。PCB板的導(dǎo)線盡可能用寬線，對于集成電路，尤其是數(shù)字電路的信號線，通常選用4mil-12mil導(dǎo)線寬度，電源線和地線最好選用大于40mil的導(dǎo)線寬度。導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定，通常選用4mil以上的導(dǎo)線間距。為減小導(dǎo)線間的串?dāng)_，必要時可增加導(dǎo)線間的距離，安插地線作為線間隔離。

2.2高頻數(shù)字電路PCB的電磁兼容性(EMC)設(shè)計中的布局規(guī)則

電路的布局必須減小電流回路，盡可能縮短高頻元器件之間的連線，易受干擾的元器件距離不能太近，輸入和輸出元件應(yīng)盡量遠離。

按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。

以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上，盡量縮短各元器件之間的引線連接。

將PCB分區(qū)為獨立的合理的模擬電路區(qū)和數(shù)字電路區(qū)，A/D轉(zhuǎn)換器跨分區(qū)放置。

PCB電磁兼容設(shè)計的常規(guī)做法之一是在PCB板的各個關(guān)鍵部位配置適當(dāng)?shù)耐笋铍娙荨?/p>

3　信號完整性(SI)分析

信號完整性(Signal Integrity)簡稱SI，指信號在信號線上的質(zhì)量，是信號在電路中能以正確的時序和電壓作出響應(yīng)的能力。

集成電路芯片(IC)或邏輯器件的開關(guān)速度高，端接元件的布局不正確或高速信號的錯誤布線等都會引起如反射(reflection)、串?dāng)_(crosstalk)、過沖(overshoot)、欠沖(undershoot)、振鈴(ringing)等信號完整性問題，從而可能使系統(tǒng)輸出不正確的數(shù)據(jù)，電路工作不正常甚至完全不工作。

PCB的信號完整性與設(shè)計。在PCB的設(shè)計中，PCB設(shè)計人員需要把元器件的布局、布線及每種情況下應(yīng)采用的何種SI問題解決方法綜合起來，才能更好地解決PCB板的信號完整性問題。在某些情況下IC的選擇能決定SI問題的數(shù)量和嚴重性。

PCB設(shè)計中減少信號完整性問題常用的方法是在傳輸線上增加端接元器件。在端接過程中，要權(quán)衡元器件數(shù)量、信號開關(guān)速度和電路功耗三方面的要求。例如增加端接元器件意味著PCB設(shè)計人員可用于布線的空間更少，而且在布局處理的后期增加端接元器件會更加困難，因為必須為新的元件和布線留出相應(yīng)的空間。因此在PCB布局初期就應(yīng)當(dāng)搞清楚是否需要放置端接元器件。

[1]張玉更,王晉.基于AVR的PCB板雕刻機的設(shè)計[J].電子設(shè)計工程,2011，(06).

[2]修樹東,方亮,倪忠進,陳茂軍.高精度數(shù)字電子雕刻機控制系統(tǒng)的研究[J].中國制造業(yè)信息化,2009,(01).

薛艷(1995.08-)，貴州人，沈陽師范大學(xué)，物理科學(xué)與技術(shù)學(xué)院應(yīng)用物理學(xué)專業(yè)。

TN702

A

1671-1602(2016)18-0007-01