李江坤，李　陽，李可人

(太原科技大學(xué) 電子信息工程學(xué)院，山西 太原 030024)

?

高頻小信號頻率計(jì)的設(shè)計(jì)*

李江坤，李陽，李可人

(太原科技大學(xué) 電子信息工程學(xué)院，山西 太原 030024)

摘要：本方案設(shè)計(jì)的頻率計(jì)由衰減電路、寬帶通道放大器、整形電路、FPGA測量模塊、STM32單片機(jī)最小系統(tǒng)組成。設(shè)計(jì)了一個(gè)放大倍數(shù)為40 dB的兩級寬帶通道放大器，將10 mV(有效值)的信號放大到1 V(有效值)左右。第一級使用OPA847實(shí)現(xiàn)了26 dB的放大，第二級使用THS3201實(shí)現(xiàn)了14 dB的放大。當(dāng)被測信號幅度較大時(shí)，使用衰減網(wǎng)絡(luò)將被測信號衰減到10 mV左右。放大后的信號整形后產(chǎn)生相同頻率的方波信號，使用CycloneIV FPGA芯片實(shí)現(xiàn)等精度法測量頻率、時(shí)間間隔和占空比。測量結(jié)果通過串口傳給STM32單片機(jī)系統(tǒng)進(jìn)行相關(guān)處理和顯示。

關(guān)鍵詞：STM32單片機(jī)；FPGA；等精度法；寬帶通道放大器

基于FPGA的數(shù)字信號頻率計(jì)早就有了相應(yīng)的設(shè)計(jì)方法和算法實(shí)現(xiàn)，但在滿足高頻如100 MHz以上和小信號如10 MV左右的情況下仍能設(shè)計(jì)出相對應(yīng)的頻率計(jì)還沒有對應(yīng)的設(shè)計(jì)實(shí)現(xiàn)。本設(shè)計(jì)的特色就是小信號和高頻，此外本設(shè)計(jì)也應(yīng)用了等精度測量法[1]，可以很大程度上減小誤差。而且本設(shè)計(jì)中對高頻小信號的放大經(jīng)驗(yàn)也可應(yīng)用于其它設(shè)計(jì)。

1系統(tǒng)方案

1.1方案論證與比較

方案一：FPGA普通測量法。在1 s閘門時(shí)間內(nèi)，記錄被測信號的脈沖個(gè)數(shù)Fx，則被測頻率為Fx=Nx。此方法的精度主要取決于被測信號頻率，被測信號頻率越高，誤差越小。由于精度與被測頻率相關(guān)，低頻信號的頻率測量誤差較大，故舍棄此方案。

方案二：FPGA等精度測量法。本方案除給定閘門時(shí)間外，還由被測信號再生成一路計(jì)數(shù)允許信號。計(jì)數(shù)允許信號在閘門時(shí)間內(nèi)第一個(gè)被測信號的上升沿開啟，在閘門時(shí)間結(jié)束后被測信號的第一個(gè)上升沿結(jié)束，最后在計(jì)數(shù)允許信號的有效時(shí)間內(nèi),分別對標(biāo)準(zhǔn)頻率信號個(gè)數(shù)、被測信號個(gè)數(shù)和被測信號高電平時(shí)間內(nèi)標(biāo)準(zhǔn)頻率信號個(gè)數(shù)計(jì)數(shù)后,再經(jīng)過相關(guān)運(yùn)算即可得所求頻率、占空比和時(shí)間間隔。此方案的誤差與被測信號無關(guān)，測量精度大大提高。故本設(shè)計(jì)采用此方案。

1.2方案描述

系統(tǒng)總體實(shí)現(xiàn)框圖如圖1所示。

圖1　數(shù)字頻率計(jì)組成框圖

本方案中衰減電路用于將不定幅值的輸入信號有選擇性地衰減至固定范圍內(nèi)的小信號，帶寬通道放大器再將此范圍內(nèi)的小信號放大至可開啟整形電路的大信號，再由整形電路將信號整形為TTL電平方波信號，最后使用FPGA實(shí)現(xiàn)了等精度測量算法，對相關(guān)參數(shù)進(jìn)行計(jì)數(shù)后經(jīng)按鍵控制有選擇性地將有關(guān)數(shù)據(jù)傳輸給STM32單片機(jī)，單片機(jī)經(jīng)過運(yùn)算處理后將結(jié)果顯示在顯示屏上[2]。

2理論分析與計(jì)算

2.1寬帶通道放大器分析

本設(shè)計(jì)中要求的測量范圍是有效值10 mV～1 V的信號，滿足FPGA識別的電平約3 V左右峰峰值，可知需設(shè)計(jì)一個(gè)40 dB的寬帶通道放大器。一級放大很難滿足要求，因此設(shè)了一個(gè)兩級寬帶通道放大器。當(dāng)被測信號較大時(shí)，使用衰減器將被測信號衰減到10 mV左右。本設(shè)計(jì)中采用的是前級為OPA847，第二級為THS3201的兩級放大電路。按最低輸入有效值為10 mV計(jì)算，總共放大40 dB即可使峰峰值達(dá)到2.8 V，再加上1.4 V左右的直流偏置即可達(dá)到設(shè)計(jì)要求。本次設(shè)計(jì)由OPA847進(jìn)行第一級26 dB、最大頻率100 MHz的放大。根據(jù)器件手冊可知，OPA847是一個(gè)電壓反饋放大器，在增益為26 dB時(shí)帶寬是350 MHz，壓擺率950 V/μs，低噪聲等特性可滿足設(shè)計(jì)要求。再由THS3201進(jìn)行第二級14 dB、最大100 MHz放大，根據(jù)器件手冊可知此芯片是電流反饋型，壓擺率為6 700 V/μs的運(yùn)算放大器，當(dāng)寬帶通道放大器最終輸出峰峰值為3 V，100 MHz時(shí)所需的壓擺率為600 V/μs，可知本芯片完全可勝任第二級放大的需求[3]。

2.2各項(xiàng)被測參數(shù)測量方法的分析

2.2.1頻率和周期測量方法

本設(shè)計(jì)中頻率和周期測量采用的是等精度測量原理，等精度測量原理的時(shí)序圖如圖2所示。

圖2　等精度測量原理時(shí)序圖

如圖所示，在計(jì)數(shù)允許信號有效的時(shí)間內(nèi)，采用兩個(gè)計(jì)數(shù)器分別對標(biāo)準(zhǔn)頻率信號和被測信號進(jìn)行計(jì)數(shù)，計(jì)數(shù)結(jié)果分別為Na、Nc，若標(biāo)準(zhǔn)頻率信號和被測信號頻率分別為fa和fc，則有 ：

2.2.2占空比測量方法

占空比測量可在頻率和周期測量方法之上進(jìn)行改進(jìn)，除了計(jì)數(shù)允許信號有效時(shí)間內(nèi)標(biāo)準(zhǔn)頻率信號的計(jì)數(shù)結(jié)果Na外，增加一個(gè)計(jì)數(shù)器對計(jì)數(shù)允許信號有效時(shí)間內(nèi)被測信號為高電平時(shí)，標(biāo)準(zhǔn)頻率信號的個(gè)數(shù)進(jìn)行計(jì)數(shù)Nd，可得占空比：

D=Na/Nd.

2.2.3時(shí)間間隔測量方法

時(shí)間間隔測量在占空比測量方法之上改進(jìn)得到，如圖3所示。先通過預(yù)處理將A、B兩路信號整合為TA-B信號，由

圖3　時(shí)間間隔測量時(shí)序圖

2.3提高儀器靈敏度的措施

1) 用射頻線代替普通導(dǎo)線及示波器連線；

2) BNC接頭和SMA-KWE內(nèi)孔母頭代替排針；

3) 加鋁箔外殼抗干擾；

4) 設(shè)計(jì)電路時(shí)PCB板大面積鋪地。

3結(jié)束語

本作品方案合理，對系統(tǒng)各個(gè)部分的設(shè)計(jì)難度進(jìn)行了仔細(xì)考慮，較好地完成了設(shè)計(jì)的基本部分及發(fā)揮部分要求。系統(tǒng)整體性能良好，各被測參數(shù)的誤差的絕對值均沒有超出設(shè)計(jì)要求。

參考文獻(xiàn)

[1]林建英，高苗苗，楊素英.基于SOPC的等精度數(shù)字頻率計(jì)設(shè)計(jì)[J].研究與開發(fā)，2010,29(12):51-55.

[2]潘松，黃繼業(yè)，潘明.EDA技術(shù)實(shí)用教程[M].第5版.北京：科學(xué)出版社，2013.

[3]畢滿清.模擬電子技術(shù)基礎(chǔ)[M].第2版.北京：電子工業(yè)出版社，2015.

收稿日期：2015-12-22

基金項(xiàng)目：太原科技大學(xué)大學(xué)生創(chuàng)新創(chuàng)業(yè)計(jì)劃項(xiàng)目(Xj2014069)

作者簡介：李江坤(1995- )，男，山西運(yùn)城人，本科學(xué)歷，主要研究探尋STM32系列單片機(jī)、現(xiàn)場可編程門陣列FPGA的使用。

文章編號：1674- 4578(2016)02- 0026- 02

中圖分類號：TM935.13

文獻(xiàn)標(biāo)識碼：A

Design of High Frequency Small Signal Frequency Meter

Li Jiangkun, Li Yang, Li Keren

(CollegeofElectronicandInformationEngineering,TaiyuanUniversityofScienceandTechnology,TaiyuanShanxi030024,China)

Abstract:This project consists of following modules: the damping circuit, wideband pass amplifier, reshaping circuit, FPGA measure module and the minimum units of STM32 single chip microcomputer. The paper designs a double amplifier with magnification of 40 dB which can amplify the valid values of signal from 10 mV to 1 V. The first stage uses OPA847 to realize the amplification of 26 dB, while the second stage uses the THS3201 to realize 14 dB. When the measured signal amplitude is high, the signal will be attenuated to 10 mV by the damping circuit. The reshaped signal produces a same frequency square wave signal. It uses the equal precision measurement method to measure frequency, time interval and duty cycle by Chip Cyclone IV FPGA. The measurement is transmitted to the STM32 single chip system through the serial for relevant processing and display.

Key words:STM32; FPGA; equal precision measurement method; wideband pass amplifier